PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 17.05.1996

(51)Int.CI.

H01L 23/36 H01L 21/301

(21)Application number: 06-262499


(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 26.10.1994 (72)Inventor: OZAKI KATSUYA

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE AND THE SAME DEVICE

PURPOSE: To prevent a metal layer in the chip isolating groove of a semiconduc tor substrate front surface side from contacting the rear polished surface of the substrate and to further improve the mechanical strength of coupling be tween semiconductor chips after a PHS layer is formed by suppressing the crack of the substrate due to a plating protrusion.

CONSTITUTION: A semiconductor substrate 1 is etched with a first PHS layer 100 formed on the rear surface of the substrate 1 reduced in thickness by polishing or thinning the rear surface as a mask, a second chip isolating groove 2 is formed on the region of the substrate front surface side corresponding to the groove 2, and a second PHS layer 101 is formed on the entire rear surface of the substrate. Thus, since the thickness of a metal layer 5 in a first groove is thin 1 µm or less, its crack can be suppressed. Since the layer 5 is not brought into contact with the polished rear surface of the substrate, the damage of the metal layer can be



prevented. Further, since the second PHS layer is formed on the entire rear surface of the substrate, the strength of mechanical bond between the chips is also improved.

LEGAL STATUS

[Date of request for examination]

06.10.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3374880 [Patent number] 29.11.2002 [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-125077

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl. ⁶ H 0 1 L 2	3/36 21/301	識別記号	庁内整理番号	F I			技術表示箇所		
				H01L	23/ 36		Z		
					21/ 78		Q		
				審査請求	未請求	請求項の数25	S OL	(全 40 頁)	
(21)出願番号		特顯平6-262499		(71)出顧人	(71)出顧人 000008013				
(22)出顧日		平成6年(1994)10月26日				機株式会社 54円戻せの中-		0 77 0 17	
(OD) MASCH				(72)発明者	東京都千代田区丸の内二丁目2番3号 小崎 克也				
		兵庫県伊丹市瑞				种分市瑞原4丁目	原4丁目1番地 三菱電機 イクロ波デバイス開発研究		
				(74)代理人		早瀬 憲一			


(54) 【発明の名称】 半導体装置の製造方法、及び半導体装置

(57)【要約】

【目的】 メッキ突起に起因する半導体基板のクラックの発生を抑制し、半導体基板表面側チップ分離溝内金属層の半導体基板裏面研磨面への接触を防止し、さらに P H S 層形成後の半導体チップ間の結合の機械的強度を向上させる。

【構成】 裏面の研磨または薄板化加工により薄板化された半導体基板1の裏面に形成した第1のPHS層100をマスクとして半導体基板1をエッチングし、半導体基板表面側の第1チップ分離溝2に対応する領域に第2チップ分離溝22を形成した後、半導体基板裏面側の全面に第2のPHS層101を形成する。

【効果】 第1溝内金属層5の厚さが1μm以下と薄いため、上記クラックの発生を抑制でき、第1溝内金属層5が半導体基板裏面の研磨面に接触しないため、該金属層の破損を防止でき、さらに第2PHS層が半導体基板裏面側の全面に形成されているため、半導体チップ間の機械的結合の強度も良好なものとなる。



【特許請求の範囲】

その表面に複数の半導体素子が形成され 【請求項1】 た半導体基板の所要の位置に、該半導体基板を各々1つ の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程

該第1チップ分離溝の内面に第1の溝内金属層を形成す る工程と、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを上記所定の厚さとする工程と、

上記第1チップ分離溝に対応する上記半導体基板の裏面 の領域を上記第1溝内金属層の底面が露出するまでエッ チングし、第2のチップ分離溝を形成することにより上 記半導体基板を複数の上記半導体チップに分離する工程 と、

該第2チップ分離溝の内面に、PHS層を構成する金属 より硬い金属からなる第2の溝内金属層を形成する工程 と、

上記第2チップ分離溝を含む上記半導体基板の裏面側の 全面に、放熱のための金属層であるPHS層を形成する 工程と、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2溝内金属層及び上記PHS層を切断することに より、各々上記半導体チップと、その裏面側に設けられ た上記PHS層とからなる複数の半導体装置を形成する 工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】 請求項1に記載の半導体装置の製造方法 において、

上記PHS層を形成する工程は、上記半導体基板の裏面 側の上記第2チップ分離溝以外の領域内に放熱のための 金属層である第1のPHS層を形成した後、該第1PH S層を含む半導体基板の裏面側の全面に放熱のための金 属層である第2のPHS層を形成するものであることを 特徴とする半導体装置の製造方法。

【請求項3】 その表面に複数の半導体素子が形成され た半導体基板の所要の位置に、該半導体基板を各々1つ の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 40 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程

該第1チップ分離溝の内面に第1の溝内金属層を形成す る工程と、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを上記の所定の厚さとする工程と、 上記第1チッ プ分離溝に対応する上記半導体基板の裏面の領域を上記 第1溝内金属層の底面が露出するまでエッチングし、第 2のチップ分離溝を形成することにより上記半導体基板 50 導体装置の製造方法において、

を複数の上記半導体チップに分離する工程と、

該第2チップ分離溝の内面に、PHS層を構成する金属 より硬い金属からなる第2の溝内金属層を形成する工程

上記半導体基板の裏面側の第2チップ分離構が形成され た領域に、PHS層を構成する金属より硬い金属からな り、その厚さがPHS層とほぼ同じである硬質金属層を 形成する工程と、

上記半導体基板の裏面側の全面に放熱のための金属層で 10 あるPHS層を形成する工程と、

上記PHS層の裏面を上記硬質金属層の裏面が露出する まで研磨または薄板化加工し、平坦化する工程と、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2溝内金属層及び上記硬質金属層を切断すること により、各々上記半導体チップと、その裏面に設けられ た上記PHS層と、該PHS層の側面全周に突出して設 けられた上記硬質金属層からなる複数の半導体装置を形 成する工程とを含むことを特徴とする半導体装置の製造 方法。

20 【請求項4】 請求項3に記載の半導体装置の製造方法 において.

上記第2溝内金属層を形成する工程の後、上記硬質金属 層を形成する工程の前に、上記半導体基板の裏面側の全 面に、上記硬質金属層を構成する金属より軟らかい金属 からなり、上記硬質金属層の切断を容易にするための緩 衝金属層を形成する工程を含むことを特徴とする半導体 装置の製造方法。

【請求項5】 請求項3に記載の半導体装置の製造方法 において.

30 上記第2チップ分離溝を形成する工程は、上記硬質金属 層の厚さより厚いレジストを上記半導体基板の裏面の上 記第1チップ分離溝に対応する領域以外の領域に形成 し、該レジストをマスクとして上記第1溝内金属層の底 面が露出するまで、上記半導体基板をエッチングするも のであり、

上記第2溝内金属層を形成する工程は、上記レジストを マスクとして上記第2溝内金属層を選択メッキにより上 記第2チップ分離溝内面に形成するものであり、

上記第2溝内金属層を形成する工程の後、上記硬質金属 層を形成する工程の前に、上記レジストをマスクとし て、上記第2溝内金属層の裏面に、上記硬質金属層を構 成する金属より軟らかい金属からなり、上記硬質金属層 の切断を容易にするための緩衝金属層を選択メッキによ り形成する工程を含み、

上記硬質金属層を形成する工程は、上記レジストをマス クとして上記硬質金属層を選択メッキにより上記第2 満 内金属層の裏面に形成した後、上記レジストを除去する ものであることを特徴とする半導体装置の製造方法。

【請求項6】 請求項3ないし5のいずれかに記載の半

2

上記硬質金属層は、Au-Sn合金からなることを特徴 とする半導体装置の製造方法。

【請求項7】 請求項1ないし5のいずれかに記載の半 導体装置の製造方法において、

上記第1溝内金属層は、Ti層、Pd層及びAu層が順 に積層されてなるものであり、

上記第2溝内金属層を形成する工程は、上記第2チップ 分離溝内に露出した上記第1溝内金属層の最下層である Ti層をエッチング除去して上記Pd層を露出させた 後、該Pd層を活性化層として用いたNi系無電解メッ キによりNiまたはNi系合金からなる第2溝内金属層 を形成するものであることを特徴とする半導体装置の製 造方法。

【請求項8】 その表面に複数の半導体素子が形成され た半導体基板の所要の位置に、該半導体基板を各々1つ の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程

該第1チップ分離溝の内面に第1の溝内金属層を形成す る工程と、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを上記の所定の厚さとする工程と、

上記半導体基板の裏面の全面に第1の給電層を形成した 後、該第1給電層裏面の上記第1チップ分離溝に対応す る領域以外の領域に電解メッキにより放熱のための金属 層である第1のPHS層を形成する工程と、

該第1PHS層をマスクとして、上記第1給電層及び上 記半導体基板を裏面側から上記第1溝内金属層の底面が 露出するまでエッチングして第2のチップ分離溝を形成 することにより上記半導体基板を複数の上記半導体チッ プに分離する工程と、

上記半導体基板の裏面側の上記第1PHS層及び上記第 2チップ分離溝を含む全面に第2の給電層を形成する工 程と、

上記第2給電層の裏面の全面に電解メッキにより第2の PHS層を形成する工程と、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2 給電層及び上記第2 PHS層を切断することに 40 より、各々上記半導体チップと、その裏面側に設けられ た上記第1及び第2PHS層とからなる複数の半導体装 置を形成する工程とを含むことを特徴とする半導体装置 の製造方法。

【請求項9】 請求項8に記載の半導体装置の製造方法 において、

上記第1給電層は、Ti及びAuが順に積層されてなる ものであり.

上記第1 給電層及び上記半導体基板をエッチングするエ

後上記半導体基板をエッチングするものであることを特 徴とする半導体装置の製造方法。

【請求項10】 請求項8または9に記載の半導体装置 の製造方法において、

上記第2給電層は、NiまたはNi-Pからなり、その 膜厚は3ないし5μmであることを特徴とする半導体装 置の製造方法。

【請求項11】 その表面に複数の半導体素子が形成さ れた半導体基板の所要の位置に、該半導体基板を各々1 つの上記半導体素子を有する複数の半導体チップに分離 するための第1のチップ分離溝を、その深さが上記半導 体基板の裏面を研磨または薄板化加工した後に得られる 該半導体基板の所定の厚さ以下となるように形成する工 程と、

該第1チップ分離溝の内面に第1の溝内金属層を形成す る工程と、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを上記の所定の厚さとする工程と、

上記半導体基板の裏面の全面に第1の給電層を形成した 後、該第1給電層裏面の上記第1チップ分離溝に対応す る領域以外の領域に電解メッキによりメッキ金属層を形 成する工程と、

該メッキ金属層をマスクとして、上記第1給電層及び上 記半導体基板を裏面側から上記第1溝内金属層の底面が 露出するまでエッチングすることにより第2のチップ分 離溝を形成し、上記半導体基板を複数の上記半導体チッ プに分離する工程と、

上記第2チップ分離溝を含む上記半導体基板の裏面側の 全面に第2の給電層を形成した後、該第2給電層の裏面 の全面に、第2の溝内金属層を構成する金属より軟らか い金属からなり、上記第2溝内金属層の切断を容易にす るための緩衝金属層を形成する工程と、

上記緩衝金属層裏面の上記第2チップ分離溝領域に、P HS層を構成する金属より硬い金属からなる第2の溝内 金属層を形成する工程と、

上記緩衝金属層裏面の上記第2チップ分離溝領域以外の 領域に、放熱のための金属層である第1のPHS層を形 成する工程と、

上記第2溝内金属層及び上記第1PHS層の裏面の全面 に放熱のための金属層である第2のPHS層を形成する 工程と、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2給電層、上記緩衝金属層及び上記第2 PHS層 を切断することにより、各々上記半導体チップと、その 裏面側に設けられた上記第1及び第2PHS層とからな る複数の半導体装置を形成する工程とを含むことを特徴 とする半導体装置の製造方法。

【請求項12】 その表面に複数の半導体素子が形成さ れた半導体基板の所要の位置に、該半導体基板を各々1 程は、上記第1給電層を湿式エッチングにより除去した 50 つの上記半導体素子を有する複数の半導体チップに分離

するための第1のチップ分離溝を、その深さが上記半導体基板の裏面を研磨または薄板化加工した後に得られる 該半導体基板の所定の厚さ以下となるように形成する工程と、

該第1チップ分離溝の内面に第1の溝内金属層を形成する工程と、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを上記の所定の厚さとする工程と、

上記半導体基板の裏面の全面に給電層を形成した後、該 給電層裏面の上記第1チップ分離溝に対応する領域以外 10 の領域に電解メッキにより放熱のための金属層であるP HS層を形成する工程と、

該PHS層をマスクとして、上記給電層及び上記半導体 基板を裏面側から上記第1溝内金属層の底面が露出する までエッチングすることにより第2のチップ分離溝を形 成し、上記半導体基板を複数の上記半導体チップに分離 する工程と、

上記半導体基板の裏面側の全面にセラミックペーストの 塗布及び乾燥を行い、上記第2チップ分離溝内及び該第 2チップ分離溝領域の上記PHS層間に上記セラミック ペーストを充填する工程と、

上記セラミックペーストを上記PHS層の裏面が露出するまで研磨または薄板化加工し、平坦化する工程と、

上記セラミックペーストを熱処理によりキュアし、セラ ミック層を形成する工程と、

上記第1チップ分離構内において上記第1構内金属層及び上記セラミック層を切断することにより、各々上記半導体チップと、その裏面側に設けられたPHS層と、該PHS層の側面全周に突出して設けられた上記セラミック層からなる複数の半導体装置を形成する工程とを含む 30 ことを特徴とする半導体装置の製造方法。

【請求項13】 半導体基板上にエッチングストップ層を介して形成され、その表面に複数の半導体素子が形成されたエピタキシャル成長層の所要の位置に、該エピタキシャル層を各々1つの上記半導体素子を有する複数の半導体チップに分離するためのチップ分離溝を、上記エッチングストップ層が露出するまで上記エピタキシャル層をエッチングすることにより形成する工程と、

該チップ分離溝の内面に溝内金属層を形成する工程と、 上記半導体基板を上記エッチングストップ層が露出して 40 自動的に停止するエッチングにより除去する工程と、 上記エッチングストップ層を除去し、上記エピタキシャ ル成長層の裏面に上記溝内金属層を露出させる工程と、 上記エピタキシャル成長層の裏面の全面に放熱のための 金属層であるPHS層を形成する工程と、

上記分離溝内において上記溝内金属層及び上記PHS層を切断することにより、各々上記半導体チップと、その 裏面側に設けられたPHS層とからなる複数の半導体装置を形成する工程とを含むことを特徴とする半導体装置 の製造方法。 6

【請求項14】 請求項1ないし6または8ないし13のいずれかに記載の半導体装置の製造方法において、上記第1溝内金属層は、Ti層及びAu層が積層されてなるものであり、

上記第2チップ分離溝を形成する工程は、上記半導体基板をエッチングした後、露出した上記第1溝内金属層の上記Ti層をエッチングにより除去し、上記Au層を上記第2チップ分離溝内に露出させることを特徴とする半導体装置の製造方法。

0 【請求項15】 請求項1ないし14のいずれかに記載 の半導体装置の製造方法において、

上記PHS層、上記第1PHS層または上記第2PHS層は、AuまたはCuからなるものであることを特徴とする半導体装置の製造方法。

【請求項16】 請求項1ないし7、11、14または 15のいずれかに記載の半導体装置の製造方法におい て、

上記第2溝内金属層または上記硬質金属層は、NiまたはNi-P合金からなることを特徴とする半導体装置の製造方法。

【請求項17】 請求項4、5、11または14ないし 16のいずれかに記載の半導体装置の製造方法におい て、

上記メッキ金属層または上記緩衝金属層は、Auまたは Cuからなることを特徴とする半導体装置の製造方法。

【請求項18】 複数の半導体素子が形成されている半 導体基板の表面に第1のチップ分離溝を、該第1チップ 分離溝の内面に第1の溝内金属層を形成し、

上記半導体基板の裏面を研磨または薄板化加工すること によりその厚さを所定の厚さとし、

上記半導体基板の裏面に、上記第1溝内金属層の底面が 露出するように第2のチップ分離溝を、該第2チップ分 離溝の内面に第2の溝内金属層を形成した後、上記半導 体基板の裏面側の全面に、放熱のための金属層であるP HS層を形成し、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2溝内金属層及び上記PHS層を切断することに より作製されてなり、

1つの上記半導体チップと、その裏面側に、その側面より外側に突出して設けられた上記 PHS層とを備え、

上記PHS層の外周部分の高さは、該PHS層の中央部分の高さより上記第2構内金属層をその内面に有する上記第2チップ分離溝の深さの分だけ高いことを特徴とする半導体装置。

【請求項19】 請求項18に記載の半導体装置におい

上記PHS層は、上記半導体基板の裏面側の上記第2チップ分離溝以外の領域に第1のPHS層を形成した後、 該第1PHS層を含む半導体基板の裏面側の全面に第2 50 のPHS層を形成してなるものであり、

1つの上記半導体チップと、その裏面側に設けられた上 記第1PHS層と、該第1PHS層の裏面側及び側面側 に設けられ、上記半導体チップの側面より外側に突出し た上記第2PHS層とを備え、

上記第2PHS層の外周部分の高さは、上記第2PHS 層の中央部分の高さより上記第1 PHS層の厚さと上記 第2溝内金属層をその内面に有する上記第2チップ分離 溝の深さを合わせた分だけ高いことを特徴とする半導体 装置。

【請求項20】 複数の半導体素子が形成されている半 10 導体基板の表面に第1のチップ分離溝を、該第1チップ 分離溝の内面に第1の溝内金属層を形成し、

上記半導体基板の裏面を研磨または薄板化加工すること によりその厚さを所定の厚さとし、

上記半導体基板の裏面に、上記第1溝内金属層の底面が 露出するように第2のチップ分離溝を、該第2チップ分 離溝の内面に第2の溝内金属層を形成した後、上記半導 体基板の裏面側の第2チップ分離溝が形成された領域 に、PHS層を構成する金属より硬い金属からなり、そ の厚さがPHS層とほぼ同じである硬質金属層を形成

上記半導体基板の裏面側の全面に放熱のための金属層で あるPHS層を形成した後、上記PHS層の裏面を上記 硬質金属層の裏面が露出するまで研磨または薄板化加工 して平坦化し、

上記第1チップ分離溝内において上記第1溝内金属層、 上記第2溝内金属層及び上記硬質金属層を切断すること により作製されてなり、

1つの上記半導体チップと、その裏面側に設けられた上 記PHS層と、該PHS層の側面全周に突出して設けら れた上記硬質金属層とを備えたことを特徴とする半導体 装置。

【請求項21】 請求項20に記載の半導体装置におい

上記硬質金属層は、Au-Sn合金からなることを特徴 とする半導体装置。

【請求項22】 複数の半導体素子が形成されている半 導体基板の表面に第1のチップ分離溝を、該第1チップ 分離溝の内面に第1の溝内金属層を形成し、

上記半導体基板の裏面を研磨または薄板化加工すること 40 によりその厚さを所定の厚さとし、

上記第1チップ分離溝に対応する上記半導体基板の裏面 側の領域以外の領域に放熱のための金属層である第1の PHS層を形成した後、該第1PHS層をマスクとし て、上記半導体基板を裏面側から上記第1溝内金属層の 底面が露出するまでエッチングすることにより第2のチ ップ分離溝を形成し、

上記半導体基板の裏面側の全面に第2のPHS層を形成 した後、上記第1チップ分離溝内において上記第1溝内 金属層及び上記第2PHS層を切断することにより作製 50 層を形成した後、該PHS層をマスクとして、上記半導

されてなり、

1つの上記半導体チップと、その裏面側に設けられた上 記第1PHS層と、該第1PHS層の裏面側及び側面側 に設けられ、上記半導体チップの側面より外側に突出し た上記第2PHS層とを備え、

上記第2 PHS層の外周部分の高さは、上記第2 PHS 層の中央部分の高さより上記第1PHS層の厚さと上記 第2チップ分離溝の深さを合わせた分だけ高いことを特 徴とする半導体装置。

【請求項23】 複数の半導体素子が形成されている半 導体基板の表面に、第1のチップ分離溝を、該第1チッ プ分離溝の内面に第1の溝内金属層を形成し、

上記半導体基板の裏面を研磨または薄板化加工すること によりその厚さを所定の厚さとし、

上記第1チップ分離溝に対応する上記半導体基板の裏面 の領域以外の領域にメッキ金属層を形成した後、該メッ キ金属層をマスクとして、上記半導体基板を上記第1溝 内金属層の底面が露出するまでエッチングすることによ り第2のチップ分離溝を形成し、

20 上記半導体基板の裏面側の全面に、第2の溝内金属層を 構成する金属より軟らかい金属からなる緩衝金属層を形 成した後、該緩衝金属層裏面の上記第2チップ分離溝領 域に、PHS層を構成する金属より硬い金属からなる第 2溝内金属層を形成し、

上記緩衝金属層裏面の上記第2チップ分離溝領域以外の 領域に、第1のPHS層を形成した後、上記第2溝内金 属層及び上記第1PHS層の裏面の全面に第2のPHS 層を形成し、

上記第1チップ分離溝内において上記第1溝内金属層、 30 上記緩衝金属層、上記第2溝内金属層及び上記第2PH S層を切断することにより作製されてなり、

1つの上記半導体チップと、その裏面側に設けられた緩 衝金属層と、該緩衝金属層の裏面側に設けられた上記第 1PHS層と、

該第1 PHS層の裏面側及び側面側に設けられ、上記半 導体チップの側面より外側に突出した上記第2 P H S 層 とを備え、

上記第2PHS層の外周部分の高さは、上記第2PHS 層の中央部分の高さより上記第1PHS層の厚さと上記 第2溝内金属層をその内面に有する上記第2チップ分離 溝の深さを合わせた分だけ高いことを特徴とする半導体 装置。

【請求項24】 複数の半導体素子が形成されている半 導体基板の表面に第1のチップ分離溝を、該第1チップ 分離溝の内面に第1の溝内金属層を形成し、

上記半導体基板の裏面を研磨または薄板化加工し、その 厚さを所定の厚さとし、

上記第1チップ分離溝に対応する上記半導体基板の裏面 側の領域以外の領域に放熱のための金属層であるPHS

8

体基板を裏面側から上記第1構内金属層の底面が露出するまでエッチングすることにより第2のチップ分離溝を 形成し、

上記第2チップ分離溝内及び該第2チップ分離溝領域の 上記PHS層間にセラミックペーストを充填した後、上 記セラミックペーストを熱処理によりキュアしてセラミ ック層を形成し、

上記第1チップ分離溝内において上記第1溝内金属層及び上記セラミック層を切断することにより作製されてなり、

1つの上記半導体チップと、その裏面側に設けられた上記PHS層と、該PHS層の側面全周に突出して設けられた上記セラミック層とを備えたことを特徴とする半導体装置。

【請求項25】 半導体基板上にエッチングストップ層とエピタキシャル成長層が積層されており、複数の半導体素子が形成されている上記エピタキシャル層の表面にチップ分離溝を上記エッチングストップ層が露出して自動的に停止するエッチングにより形成した後、該チップ分離溝の内面に溝内金属層を形成し、

上記半導体基板を上記エッチングストップ層が露出して 自動的に停止するエッチングにより除去した後、上記エ ッチングストップ層を除去して、上記エピタキシャル成 長層の裏面に上記溝内金属層の底面を露出させ、

上記エピタキシャル成長層の裏面の全面に放熱のための 金属層であるPHS層を形成した後、上記チップ分離溝 内において上記溝内金属層及び上記PHS層を切断する ことにより作製されてなり、

1つの上記半導体チップと、その裏面側に、上記半導体チップの側面より外側に突出して設けられた上記PHS 層とを備えたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体チップの裏面に放熱のためのPHS (Plated Heat Sink) 層を備えた 半導体装置の製造方法、及び半導体装置に関するもので ある。

[0002]

【従来の技術】図17は、特開平6-209058号公報に示されている、半導体チップの裏面にPHS層を備えた従来の高周波高出力半導体装置の製造方法を示す断面図である。まず、その表面に複数の半導体素子が形成されている半導体基板1上に、チップ分離領域に開口部を有するフォトレジスト4を形成した後、このフォトレジストをマスクとして半導体基板1を反応性イオンエッチング(RIE)等によりエッチングし、深さ25~30μmのチップ分離溝2を形成する。この際、深さ方向のみでなく、横方向にも若干エッチングがなされ、フォトレジストマスク下のアンダーエッチ3が生じる。次に、蒸着またはスパッタリングデポジッションを用い

て、全面に構内金属層 5 を被着させる(図 1 7 (a))。 さらに、フォトレジスト4を除去することにより、チッ プ分離溝2の内面にのみ溝内金属層5を形成する。これ は、上記アンダーエッチ3があるため容易にできる。さ らに、チップ分離溝以外の半導体基板上にレジスト44 を形成した後、溝内金属層 5 を給電層とした電解メッキ により、厚さ約5μmのメッキ層55をチップ分離溝内 にのみ形成する(図17(b))。このメッキ層は、後述 の半導体基板裏面の研磨により基板が半導体チップに分 離された後に、これらの半導体チップを機械的に結合し ておくためのものであり、上記のように5μm程度の厚 さは必要である。次に、ワックス6を用いて半導体基板 1の表面をガラス板7に貼り付ける(図17(c))。さ らに、半導体基板1をその裏面側から上記溝内金属層の 底面が露出するまで研磨する(図17(d))。これによ り、半導体基板1の厚さはチップ分離溝の深さと同程度 の25~30 μmとなり、半導体基板は半導体チップに 分離される。次に、半導体基板1の裏面側の全面に厚さ 40~50μmのAuからなるPHS層を形成した後、 ワックス6を除去することにより、ガラス板7を半導体 基板1から剥離し、洗浄する。さらに、上記PHS層裏 面をエキスパンドフィルムに貼り付けた後、ダイシング を行う。すなわち、上記チップ分離溝領域のPHS層を ダイシングブレードによって切断する。

10

【0003】上記製造方法を用いて、その表面に上記半導体素子が形成された半導体チップと、その裏面に形成された上記PHS層を有する半導体装置が得られる。このPHS層は、半導体チップの表面に形成された電界効果トランジスタ等の半導体素子から発生する熱を放散させるための放熱体である。また、このPHS層はガラス板を剥離した後の薄い半導体基板や、ダイシング後の半導体チップの取扱いを容易にする。

【0004】上記製造方法においては、チップ分離溝2 をRIEを用いて形成する場合、半導体基板1を支持す るためのサセプタリング等に基板表面の周縁領域が遮蔽 され、この領域にはチップ分離溝を形成できない。この ため、後のメッキ層形成工程において、この領域のメッ キ層は、半導体基板表面上のメッキ突起となる。この状 態で、ワックスを介してガラス板を基板表面に接着させ ると、図18に示すように、上記メッキ突起555の下 の半導体基板にクラック1cを発生させる。また、チッ プ分離溝2が正常に形成され、その内面に溝内金属層5 及びメッキ層55が形成されている領域においても、半 導体基板裏面を溝内金属層5の底面が露出するまで研磨 する工程において、その深さが他のチップ分離溝より深 くなっているチップ分離溝では、溝内金属層5の底面が 露出した後も、上記研磨が続くため、図19に示すよう に、溝内金属層5の破れ5d、さらにはメッキ層55の 破れ55aが生じたり、このような破損が起こらない場 50 合でも、上記溝内金属層5が研磨後の半導体基板裏面か

ら突出するため、その後のフォトリソグラフィ工程が著 しく困難となる。また、上記ダイシング工程(PHS層 を切断する工程)においてPHS層の切断面にバリ(P HS層の半導体基板裏面側への突起) が発生するが、こ れはPHS層の裏面から完全に突出しており、後にこの 半導体装置をチップキャリアに実装する工程において、 PHS層とチップキャリアとの密着性を著しく阻害す る。これにより、PHS層からチップキャリアへの放熱 性が劣化する。

【0005】上記の問題を避けるための半導体装置の製 10 ている。 造方法として、米国特許USP5,275,958に示 された方法がある。以下これについて、説明する。図2 0は、この方法を工程順に示した断面図である。まず、 厚さ約600μmの半導体基板1の表面の半導体素子が 形成されている領域に表面保護膜200を形成した後、 深さ5~15μmの第1のチップ分離溝2を半導体基板 1の表面側にエッチングにより形成する(図20(a))。次に、このチップ分離溝2内にAuからなる厚さ 約10μmの第1のチップ分離溝メッキ層51を形成し (図20(b))、ワックス6を用いてガラス板7を半導 20 体基板1の表面側に貼り付ける(図20(c))。さら に、半導体基板1の裏面の上記第1チップ分離溝2に対 応する領域において、上記第1チップ分離溝メッキ層5 1の底面が露出するまで半導体基板1をエッチングする ことにより、第2のチップ分離溝22を形成する(図2 0(d))。次に、半導体基板1の裏面の上記第2チップ 分離溝以外の領域にフォトレジスト8を形成し、このフ オトレジストをマスクとして、第2チップ分離溝22内 にAuからなる厚さ約10μmの第2のチップ分離溝メ ッキ層52を形成する(図20(e))。さらに、フォト レジスト8を除去した後、半導体基板1の裏面を研磨 し、基板の厚さが20~30μmとなるまで薄板化す る。この際、上記第2チップ分離溝メッキ層52も同時 に研磨されるため、図20(f) に示すように、上記研磨 後に残った第2チップ分離溝22の内面にのみ第2チッ プ分離溝メッキ層52が形成された構造が得られる。次 に、半導体基板1の裏面の上記第2チップ分離溝22以 外の領域に厚さ40~60μmのPHS層10を形成す る(図20(g))。さらに、ワックス6を溶解して除去 し、これによってガラス板7を半導体基板1から剥離し た後、PHS層10の裏面をダイシングテープ300に 接着する。最後に、上記第1及び第2チップ分離溝メッ キ層を切断することにより、その表面に上記半導体素子 が形成された半導体チップと、その裏面に形成された上 記PHS層を有する半導体装置が得られる(図20(h))。上記切断工程においてメッキ層のバリ52a(図 においてメッキ層が半導体基板裏面側に折れ曲がってい る部分)が発生するが、これはPHS層の裏面から突出 することは無いため、後にこの半導体装置をチップキャ

12

アとの密着性は良好となる。

【0006】この製造方法においては、第2チップ分離 溝22及び第2チップ分離溝メッキ層52を形成した後 に半導体基板裏面の研磨を行っているが、上記米国特許 には、半導体基板裏面の研磨を行った後に第2チップ分 離溝22及び第2チップ分離溝メッキ層52を形成する 方法も示されている。この際、半導体基板の表面側の第 1チップ分離溝2は、半導体基板裏面の研磨によって、 この半導体基板裏面に貫通しない程度の深さに形成され

【0007】上記米国特許に示された製造方法では、半 導体基板裏面を研磨する際に、第1チップ分離溝メッキ 層の底面がこの研磨面に接触することがないため、最初 に述べた製造方法における、チップ分離溝内の金属層及 びメッキ層が破損したり、これらの層が半導体基板裏面 に突出したりする問題は生じない。

[0008]

【発明が解決しようとする課題】上記米国特許に示され た半導体装置の製造方法においては、第1チップ分離溝 メッキ層の厚さは10 µmであり、最初に述べた製造方 法の溝内メッキ層の厚さ5μmより厚くなっている。こ れは、半導体基板裏面の第1及び第2チップ分離溝が形 成された領域には、PHS層が形成されず、半導体チッ プ間の機械的結合の強度はチップ分離溝内のメッキ層の みによって保つ必要があるためである。従って、この米 国特許に示された方法を用いても、上記のメッキ突起に よる半導体基板のクラックの発生を防止することはでき ない。

【0009】また、上記米国特許に示された製造方法に おいては、上記のように半導体基板裏面の第1及び第2 チップ分離溝が形成された領域には、PHS層が形成さ れないため、最初に述べた製造方法のようにチップ分離 構領域も含む半導体基板裏面の全面にPHS層が形成さ れる場合と比較して、半導体チップ間の機械的結合の強 度が劣るという問題がある。このため、PHS層を形成 し、ガラス板を剥離した後、半導体基板の形状に半導体 チップが結合された状態での取扱いが難しく、この段階 での半導体素子の電気特性の測定も困難となる。

【0010】この発明は、上記の問題点に鑑みなされた ものであり、上記メッキ突起による半導体基板のクラッ クの発生を抑制でき、半導体基板裏面の研磨において、 半導体基板表面側に形成されたチップ分離溝内の金属層 が上記研磨面に接触することが無く、さらにPHS層が 形成された後の半導体チップ間の結合の機械的強度が良 好である半導体装置の製造方法、及びそれによって作製 される半導体装置を提供することを目的とする。

[0011]

【課題を解決するための手段】この発明(請求項1)に 係る半導体装置の製造方法は、その表面に複数の半導体 リアに実装する工程において、PHS層とチップキャリ 50 素子が形成された半導体基板の所要の位置に、該半導体 基板を各々1つの上記半導体素子を有する複数の半導体 チップに分離するための第1のチップ分離溝を、その深 さが上記半導体基板の裏面を研磨または薄板化加工した 後に得られる該半導体基板の所定の厚さ以下となるよう に形成する工程と、該第1チップ分離溝の内面に第1の 構内金属層を形成する工程と、上記半導体基板の裏面を 研磨または薄板化加工(研削、ラッピング、ポリッシン グ等) し、その厚さを上記所定の厚さとする工程と、上 記第1チップ分離溝に対応する上記半導体基板の裏面の 領域を上記第1溝内金属層が露出するまでエッチング し、第2のチップ分離溝を形成することにより上記半導 体基板を複数の上記半導体チップに分離する工程と、該 第2チップ分離溝の内面に、PHS層を構成する金属よ り硬い金属からなる第2の構内金属層を形成する工程 と、上記第2チップ分離溝を含む上記半導体基板の裏面 側の全面に、放熱のための金属層であるPHS層を形成 する工程と、上記第1チップ分離溝内において上記第1 構内金属層、上記第2構内金属層及び上記PHS層を切 断することにより、各々上記半導体チップと、その裏面 側に設けられた上記PHS層とからなる複数の半導体装 置を形成する工程とを含むものである。

【0012】この発明(請求項2)に係る半導体装置の 製造方法は、上記の半導体装置の製造方法(請求項1) において、上記PHS層を形成する工程が、上記半導体 基板の裏面側の上記第2チップ分離溝以外の領域内に放 熱のための金属層である第1のPHS層を形成した後、 該第1 PHS層を含む半導体基板の裏面側の全面に放熱 のための金属層である第2のPHS層を形成するもので ある。

【0013】この発明(請求項3)に係る半導体装置の 製造方法は、その表面に複数の半導体素子が形成された 半導体基板の所要の位置に、該半導体基板を各々1つの 上記半導体素子を有する複数の半導体チップに分離する ための第1のチップ分離溝を、その深さが上記半導体基 板の裏面を研磨または薄板化加工した後に得られる該半 導体基板の所定の厚さ以下となるように形成する工程 と、該第1チップ分離溝の内面に第1の溝内金属層を形 成する工程と、上記半導体基板の裏面を研磨または薄板 化加工し、その厚さを上記の所定の厚さとする工程と、 上記第1チップ分離溝に対応する上記半導体基板の裏面 の領域を上記第1溝内金属層が露出するまでエッチング し、第2のチップ分離溝を形成することにより上記半導 体基板を複数の上記半導体チップに分離する工程と、該 第2チップ分離溝の内面に、PHS層を構成する金属よ り硬い金属からなる第2の溝内金属層を形成する工程 と、上記半導体基板の裏面側の第2チップ分離溝が形成 された領域に、PHS層を構成する金属より硬い金属か らなり、その厚さがPHS層と同程度である硬質金属層 を形成する工程と、上記半導体基板の裏面側の全面に放

記PHS層の裏面を上記硬質金属層の裏面が露出するま で研磨または薄板化加工し、平坦化する工程と、上記第 1チップ分離溝内において上記第1溝内金属層、上記第 2 溝内金属層及び上記硬質金属層を切断することによ り、各々上記半導体チップと、その裏面に設けられた上 記PHS層と、該PHS層の側面全周に突出して設けら れた上記硬質金属層からなる複数の半導体装置を形成す る工程とを含むものである。

14

【0014】この発明(請求項4)に係る半導体装置の 製造方法は、上記の半導体装置の製造方法(請求項3) において、上記第2溝内金属層を形成する工程の後、上 記硬質金属層を形成する工程の前に、上記半導体基板の 裏面側の全面に、上記硬質金属層を構成する金属より軟 らかい金属からなり、上記硬質金属層の切断を容易にす るための緩衝金属層を形成する工程を含むものである。

【0015】この発明(請求項5)に係る半導体装置の 製造方法は、上記の半導体装置の製造方法(請求項3) において、上記第2チップ分離溝を形成する工程が、上 記硬質金属層の厚さより厚いレジストを上記半導体基板 の裏面の上記第1チップ分離溝に対応する領域以外の領 域に形成し、該レジストをマスクとして上記第1溝内金 属層が露出するまで、上記半導体基板をエッチングする ものであり、上記第2溝内金属層を形成する工程は、上 記レジストをマスクとして上記第2溝内金属層を選択メ ッキにより上記第2チップ分離溝内面に形成するもので あり、上記第2溝内金属層を形成する工程の後、上記硬 質金属層を形成する工程の前に、上記レジストをマスク として、上記第2溝内金属層の裏面に、上記硬質金属層 を構成する金属より軟らかい金属からなり、上記硬質金 属層の切断を容易にするための緩衝金属層を選択メッキ により形成する工程を含み、上記硬質金属層を形成する 工程は、上記レジストをマスクとして上記硬質金属層を 選択メッキにより上記第2溝内金属層の裏面に形成した 後、上記レジストを除去するものである。

【0016】この発明(請求項6)に係る半導体装置の 製造方法は、上記の半導体装置の製造方法(請求項3な いし5のいずれか) において、上記硬質金属層は、Au Sn合金からなるものである。

【0017】この発明(請求項7)に係る半導体装置の 製造方法は、上記の半導体装置の製造方法(請求項1な いし5のいずれか)において、上記第1溝内金属層が、 Ti層、Pd層及びAu層が順に積層されてなるもので あり、上記第2溝内金属層を形成する工程は、上記第2 チップ分離溝内に露出した上記第1溝内金属層の最下層 であるTi層をエッチング除去して上記Pd層を露出さ せた後、該Pd層を活性化層として用いたNi系無電解 メッキによりNiまたはNi系合金からなる第2構内金 属層を形成するものである。

【0018】この発明(請求項8)に係る半導体装置の 熱のための金属層であるPHS層を形成する工程と、上 50 製造方法は、その表面に複数の半導体素子が形成された

半導体基板の所要の位置に、該半導体基板を各々1つの 上記半導体素子を有する複数の半導体チップに分離する ための第1のチップ分離溝を、その深さが上記半導体基 板の裏面を研磨または薄板化加工した後に得られる該半 導体基板の所定の厚さ以下となるように形成する工程 と、該第1チップ分離溝の内面に第1の溝内金属層を形 成する工程と、上記半導体基板の裏面を研磨または薄板 化加工し、その厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に第1の給電層を形成した 後、該第1給電層裏面の上記第1チップ分離溝に対応す る領域以外の領域に電解メッキにより放熱のための金属 層である第1のPHS層を形成する工程と、該第1PH S層をマスクとして、上記第1給電層及び上記半導体基 板を裏面側から上記第1溝内金属層が露出するまでエッ チングして第2のチップ分離溝を形成することにより上 記半導体基板を複数の上記半導体チップに分離する工程 と、上記半導体基板の裏面側の上記第1PHS層及び上 記第2チップ分離溝を含む全面に第2の給電層を形成す る工程と、上記第2給電層の裏面の全面に電解メッキに より第2のPHS層を形成する工程と、上記第1チップ 20 分離溝内において上記第1溝内金属層、上記第2給電層 及び上記第2PHS層を切断することにより、各々上記 半導体チップと、その裏面側に設けられた上記第1及び 第2PHS層とからなる複数の半導体装置を形成する工 程とを含むものである。

【0019】この発明(請求項9)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項8)において、上記第1給電層が、Ti及びAuが順に積層されてなるものであり、上記第1給電層及び上記半導体基板をエッチングする工程は、上記第1給電層を湿式エ 30ッチングにより除去した後上記半導体基板をエッチングするものである。

【0020】この発明(請求項10)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項8または9)において、上記第2給電層が、NiまたはNi-Pからなり、その膜厚は3ないし 5μ mであるものである。

【0021】この発明(請求項11)に係る半導体装置の製造方法は、その表面に複数の半導体素子が形成された半導体基板の所要の位置に、該半導体基板を各々1つ40の上記半導体素子を有する複数の半導体チップに分離するための第1のチップ分離溝を、その深さが上記半導体基板の裏面を研磨または薄板化加工した後に得られる該半導体基板の所定の厚さ以下となるように形成する工程と、該第1チップ分離溝の内面に第1の溝内金属層を形成する工程と、上記半導体基板の裏面を研磨または薄板化加工し、その厚さを上記の所定の厚さとする工程と、上記半導体基板の裏面の全面に第1の給電層を形成した後、該第1給電層裏面の上記第1チップ分離溝に対応する領域以外の領域に電解メッキによりメッキ金属層を形50

成する工程と、該メッキ金属層をマスクとして、上記第 1 給電層及び上記半導体基板を裏面側から上記第1構内 金属層が露出するまでエッチングすることにより第2の チップ分離構を形成し、上記半導体基板を複数の上記半 導体チップに分離する工程と、上記第2チップ分離構を 含む上記半導体基板の裏面側の全面に第2の給電層を形成した後、該第2給電層の裏面の全面に、第2の構内金属層を構成する金属より軟らかい金属からなり、上記第 2 構内金属層の切断を容易にするための緩衝金属層を形成する工程と、上記緩衝金属層裏面の上記第2チップ分離構領域に、PHS層を構成する金属より硬い金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩極金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記緩衝金属層を形成する工程と、上記線金属層を形成する第2両内金属層及び上記第1PHS層の裏面の 全面に放熱のための金属層である第2のPHS層を形成

16

のための金属層である第1のPHS層を形成する工程と、上記第2構内金属層及び上記第1PHS層の裏面の全面に放熱のための金属層である第2のPHS層を形成する工程と、上記第1チップ分離構内において上記第1構内金属層、上記第2給電層、上記緩衝金属層及び上記第2PHS層を切断することにより、各々上記半導体チップと、その裏面側に設けられた上記第1及び第2PHS層とからなる複数の半導体装置を形成する工程とを含むものである。

【0022】この発明(請求項12)に係る半導体装置 の製造方法は、その表面に複数の半導体素子が形成され た半導体基板の所要の位置に、該半導体基板を各々1つ の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程 と、該第1チップ分離溝の内面に第1の溝内金属層を形 成する工程と、上記半導体基板の裏面を研磨または薄板 化加工し、その厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に給電層を形成した後、該 給電層裏面の上記第1チップ分離溝に対応する領域以外 の領域に電解メッキにより放熱のための金属層であるP HS層を形成する工程と、該PHS層をマスクとして、 上記給電層及び上記半導体基板を裏面側から上記第1溝 内金属層が露出するまでエッチングすることにより第2 のチップ分離溝を形成し、上記半導体基板を複数の上記 半導体チップに分離する工程と、上記半導体基板の裏面 側の全面にセラミックペーストの塗布及び乾燥を行い、 上記第2チップ分離溝内及び該第2チップ分離溝領域の 上記PHS層間に上記セラミックペーストを充填する工 程と、上記セラミックペーストを上記PHS層の裏面が 露出するまで研磨または薄板化加工し、平坦化する工程 と、上記セラミックペーストを熱処理によりキュアし、 セラミック層を形成する工程と、上記第1チップ分離溝 内において上記第1溝内金属層及び上記セラミック層を 切断することにより、各々上記半導体チップと、その裏 面側に設けられたPHS層と、該PHS層の側面全周に

突出して設けられた上記セラミック層からなる複数の半 導体装置を形成する工程とを含むものである。

【0023】この発明(請求項13)に係る半導体装置 の製造方法は、半導体基板上にエッチングストップ層を 介して形成され、その表面に複数の半導体素子が形成さ れたエピタキシャル成長層の所要の位置に、該エピタキ シャル層を各々1つの上記半導体素子を有する複数の半 導体チップに分離するためのチップ分離溝を、上記エッ チングストップ層が露出するまで上記エピタキシャル層 をエッチングすることにより形成する工程と、該チップ 分離溝の内面に溝内金属層を形成する工程と、上記半導 体基板を上記エッチングストップ層が露出して自動的に 停止するエッチングにより除去する工程と、上記エッチ ングストップ層を除去し、上記エピタキシャル成長層の 裏面に上記溝内金属層を露出させる工程と、上記エピタ キシャル成長層の裏面の全面に放熱のための金属層であ るPHS層を形成する工程と、上記分離溝内において上 記溝内金属層及び上記PHS層を切断することにより、 各々上記半導体チップと、その裏面側に設けられたPH S層とからなる複数の半導体装置を形成する工程とを含 むものである。

【0024】この発明(請求項14)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項1ないし6または8ないし13のいずれか)において、上記第1溝内金属層が、Ti層及びAu層が積層されてなるものであり、上記第2チップ分離溝を形成する工程が、上記半導体基板をエッチングした後、露出した上記第1溝内金属層の上記Ti層をエッチングにより除去し、上記Au層を上記第2チップ分離溝内に露出させるものである。

【0025】この発明(請求項15)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項1ないし14のいずれか)において、上記PHS層、上記第1PHS層または上記第2PHS層が、AuまたはCuからなるものである。

【0026】この発明(請求項16)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項1ないし7、11、14または15のいずれか)において、上記第2溝内金属層または上記硬質金属層が、NiまたはNi-P合金からなるものである。

【0027】この発明(請求項17)に係る半導体装置の製造方法は、上記の半導体装置の製造方法(請求項4、5、11または14ないし16のいずれか)において、上記メッキ金属層または上記緩衝金属層が、AuまたはCuからなるものである。

【0028】この発明(請求項18)に係る半導体装置は、複数の半導体素子が形成されている半導体基板の表面に第1のチップ分離溝を、該第1チップ分離溝の内面に第1の溝内金属層を形成し、上記半導体基板の裏面を研磨または薄板化加工することによりその厚さを所定の

18

厚さとし、上記半導体基板の裏面に、上記第1溝内金属層の底面が露出するように第2のチップ分離溝を、該第2チップ分離溝の内面に第2の溝内金属層を形成した後、上記半導体基板の裏面側の全面に、放熱のための金属層であるPHS層を形成し、上記第1チップ分離溝内において上記第1溝内金属層、上記第2溝内金属層及び上記PHS層を切断することにより作製されてなり、1つの上記半導体チップと、その裏面側に、その側面より外側に突出して設けられた上記PHS層とを備え、上記PHS層の外周部分の高さは、該PHS層の中央部分の高さより上記第2溝内金属層をその内面に有する上記第2チップ分離溝の深さの分だけ高いものである。

【0029】この発明(請求項19)に係る半導体装置は、上記の半導体装置(請求項18)において、上記PHS層が、上記半導体基板の裏面側の上記第2チップ分離溝以外の領域に第1のPHS層を形成した後、該第1PHS層を含む半導体基板の裏面側の全面に第2のPHS層を形成してなるものであり、1つの上記半導体チップと、その裏面側に設けられた上記第1PHS層と、該第1PHS層の裏面側及び側面側に設けられ、上記半導体チップの側面より外側に突出した上記第2PHS層とを備え、上記第2PHS層の外周部分の高さは、上記第2PHS層の中央部分の高さより上記第1PHS層の厚さと上記第2溝内金属層をその内面に有する上記第2チップ分離溝の深さを合わせた分だけ高いものである。

【0030】この発明(請求項20)に係る半導体装置 は、複数の半導体素子が形成されている半導体基板の表 面に第1のチップ分離溝を、該第1チップ分離溝の内面 に第1の溝内金属層を形成し、上記半導体基板の裏面を 30 研磨または薄板化加工することによりその厚さを所定の 厚さとし、上記半導体基板の裏面に、上記第1溝内金属 層の底面が露出するように第2のチップ分離溝を、該第 2 チップ分離溝の内面に第2の溝内金属層を形成した 後、上記半導体基板の裏面側の第2チップ分離溝が形成 された領域に、PHS層を構成する金属より硬い金属か らなり、その厚さがPHS層とほぼ同じである硬質金属 層を形成し、上記半導体基板の裏面側の全面に放熱のた めの金属層であるPHS層を形成した後、上記PHS層 の裏面を上記硬質金属層の裏面が露出するまで研磨また は薄板化加工して平坦化し、上記第1チップ分離溝内に 40 おいて上記第1溝内金属層、上記第2溝内金属層及び上 記硬質金属層を切断することにより作製されてなり、1 つの上記半導体チップと、その裏面側に設けられた上記 PHS層と、該PHS層の側面全周に突出して設けられ た上記硬質金属層とを備えたものである。

【0031】この発明(請求項21)に係る半導体装置は、上記の半導体装置(請求項20)において、上記硬質金属層が、Au-Sn合金からなるものである。

に第1の構内金属層を形成し、上記半導体基板の裏面を 【0032】この発明(請求項22)に係る半導体装置 研磨または薄板化加工することによりその厚さを所定の 50 は、複数の半導体素子が形成されている半導体基板の表

面に第1のチップ分離溝を、該第1チップ分離溝の内面 に第1の溝内金属層を形成し、上記半導体基板の裏面を 研磨または薄板化加工することによりその厚さを所定の 厚さとし、上記第1チップ分離溝に対応する上記半導体 基板の裏面側の領域以外の領域に放熱のための金属層で ある第1のPHS層を形成した後、該第1PHS層をマ スクとして、上記半導体基板を裏面側から上記第1溝内 金属層の底面が露出するまでエッチングすることにより 第2のチップ分離溝を形成し、上記半導体基板の裏面側 の全面に第2のPHS層を形成した後、上記第1チップ 分離溝内において上記第1溝内金属層及び上記第2PH S層を切断することにより作製されてなり、1つの上記 半導体チップと、その裏面側に設けられた上記第1PH S層と、該第1PHS層の裏面側及び側面側に設けら れ、上記半導体チップの側面より外側に突出した上記第 2 PHS層とを備え、上記第2 PHS層の外周部分の高 さは、上記第2PHS層の中央部分の高さより上記第1 PHS層の厚さと上記第2チップ分離溝の深さを合わせ た分だけ高いものである。

【0033】この発明(請求項23)に係る半導体装置 20 は、複数の半導体素子が形成されている半導体基板の表 面に、第1のチップ分離溝を、該第1チップ分離溝の内 面に第1の溝内金属層を形成し、上記半導体基板の裏面 を研磨または薄板化加工することによりその厚さを所定 の厚さとし、上記第1チップ分離溝に対応する上記半導 体基板の裏面の領域以外の領域にメッキ金属層を形成し た後、該メッキ金属層をマスクとして、上記半導体基板 を上記第1溝内金属層の底面が露出するまでエッチング することにより第2のチップ分離溝を形成し、上記半導 体基板の裏面側の全面に、第2の溝内金属層を構成する 金属より軟らかい金属からなる緩衝金属層を形成した 後、該緩衝金属層裏面の上記第2チップ分離溝領域に、 PHS層を構成する金属より硬い金属からなる第2溝内 金属層を形成し、上記緩衝金属層裏面の上記第2チップ 分離溝領域以外の領域に、第1のPHS層を形成した 後、上記第2溝内金属層及び上記第1 PHS層の裏面の 全面に第2のPHS層を形成し、上記第1チップ分離溝 内において上記第1溝内金属層、上記緩衝金属層、上記 第2溝内金属層及び上記第2PHS層を切断することに より作製されてなり、1つの上記半導体チップと、その 裏面側に設けられた緩衝金属層と、該緩衝金属層の裏面 側に設けられた上記第1PHS層と、該第1PHS層の 裏面側及び側面側に設けられ、上記半導体チップの側面 より外側に突出した上記第2PHS層とを備え、上記第 2 PHS層の外周部分の高さは、上記第2 PHS層の中 央部分の高さより上記第1PHS層の厚さと上記第2溝 内金属層をその内面に有する上記第2チップ分離溝の深 さを合わせた分だけ高いものである。

【0034】この発明(請求項24)に係る半導体装置

面に第1のチップ分離溝を、該第1チップ分離溝の内面 に第1の溝内金属層を形成し、上記半導体基板の裏面を 研磨または薄板化加工し、その厚さを所定の厚さとし、 上記第1チップ分離溝に対応する上記半導体基板の裏面 側の領域以外の領域に放熱のための金属層であるPHS 層を形成した後、該PHS層をマスクとして、上記半導 体基板を裏面側から上記第1溝内金属層の底面が露出す るまでエッチングすることにより第2のチップ分離溝を 形成し、上記第2チップ分離溝内及び該第2チップ分離 溝領域の上記PHS層間にセラミックペーストを充填し た後、上記セラミックペーストを熱処理によりキュアし てセラミック層を形成し、上記第1チップ分離進内にお いて上記第1溝内金属層及び上記セラミック層を切断す ることにより作製されてなり、1つの上記半導体チップ と、その裏面側に設けられた上記PHS層と、該PHS 層の側面全周に突出して設けられた上記セラミック層と を備えたものである。

20

【0035】この発明(請求項25)に係る半導体装置 は、半導体基板上にエッチングストップ層とエピタキシ ャル成長層が積層されており、複数の半導体素子が形成 されている上記エピタキシャル層の表面にチップ分離溝 を上記エッチングストップ層が露出して自動的に停止す るエッチングにより形成した後、該チップ分離溝の内面 に溝内金属層を形成し、上記半導体基板を上記エッチン グストップ層が露出して自動的に停止するエッチングに より除去した後、上記エッチングストップ層を除去し て、上記エピタキシャル成長層の裏面に上記溝内金属層 の底面を露出させ、上記エピタキシャル成長層の裏面の 全面に放熱のための金属層であるPHS層を形成した 後、上記チップ分離溝内において上記溝内金属層及び上 記PHS層を切断することにより作製されてなり、1つ の上記半導体チップと、その裏面側に、上記半導体チッ プの側面より外側に突出して設けられた上記PHS層と を備えたものである。

[0036]

30

【作用】この発明(請求項1)に係る半導体装置の製造 方法では、その表面に複数の半導体素子が形成された半 導体基板の所要の位置に、該半導体基板を各々1つの上 記半導体素子を有する複数の半導体チップに分離するた めの第1のチップ分離溝を、その深さが上記半導体基板 の裏面を研磨または薄板化加工した後に得られる該半導 体基板の所定の厚さ以下となるように形成する工程と、 該第1チップ分離溝の内面に第1の溝内金属層を形成す る工程と、上記半導体基板の裏面を研磨または薄板化加 工(研削、ラッピング、ポリッシング等)し、その厚さ を上記所定の厚さとする工程と、上記第1チップ分離溝 に対応する上記半導体基板の裏面の領域を上記第1 溝内 金属層が露出するまでエッチングし、第2のチップ分離 溝を形成することにより上記半導体基板を複数の上記半 は、複数の半導体素子が形成されている半導体基板の表 50 導体チップに分離する工程と、該第2チップ分離溝の内

面に、PHS層を構成する金属より硬い金属からなる第 2の溝内金属層を形成する工程と、上記第2チップ分離 溝を含む上記半導体基板の裏面側の全面に、放熱のため の金属層であるPHS層を形成する工程と、上記第1チ ップ分離溝内において上記第1溝内金属層、上記第2溝 内金属層及び上記PHS層を切断することにより、各々 上記半導体チップと、その裏面側に設けられた上記PH S層とからなる複数の半導体装置を形成する工程とを含 むから、上記PHS層が半導体基板の裏面全面に形成さ れていることにより、このPHS層形成工程からチップ 10 分離溝領域の各金属層を切断する工程までの半導体チッ プ間の機械的結合の強度が良好となる。また、この半導 体基板裏面の全面にPHS層が形成されることと、上記 第1チップ分離溝の深さが、半導体基板裏面の研磨また は薄板化加工により薄板化される半導体基板の厚さより 浅いこと、すなわち半導体基板裏面の研磨または薄板化 加工時に第1チップ分離溝の下に一定の厚さの半導体基 板が残っていることにより、第1溝内金属層に機械的強 度を持たせる必要がない。従って、第1溝内金属層の厚 さを1 µm以下と薄くすることが可能であり、これによ って半導体基板表面の周縁領域において前述のメッキ突 起のような厚い金属の突起が形成されることはなくな り、この突起に起因するガラス板貼り付け時の半導体基 板のクラック発生も防止できる。さらに、上記のように 半導体基板裏面の研磨または薄板化加工時に第1チップ 分離溝の下に一定の厚さの半導体基板が残っているた め、第1溝内金属層がこの研磨または薄板化加工によっ て半導体基板裏面に露出することがない。従って、第1 溝内金属層がこの研磨または薄板化加工によって破れた り、半導体基板裏面に突出することにより、その後のフ ォトリソグラフィ工程が困難になることはない。以上の ように、この製造方法を用いることにより、安定した、 歩留まりの良好な、半導体装置の製造が可能となる。ま た、PHS層裏面のチップ分離溝領域には、その内面に 第2溝内金属層を有する上記第2チップ分離溝の深さ程 度の窪みができており、これによってこの領域の金属層 を切断する工程において、PHS層に発生するバリ (P HS層切断面における裏面側への突起)の半導体チップ 領域のPHS層裏面からの突出の程度を低減できる。従 って、上記切断工程後に得られる半導体装置を後にチッ プキャリアに実装する工程におけるPHS層とチップキ ャリアとの密着性は、従来技術として既に説明した、P HS層のバリが完全にその裏面に突出している場合より 良好なものとすることができる。すなわち、良好な放熱 性を有し、信頼性の高い半導体装置を得ることができ

【0037】この発明(請求項2)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項 1)において、上記PHS層を形成する工程が、上記半 導体基板の裏面側の上記第2チップ分離溝以外の領域内 50

に放熱のための金属層である第1のPHS層を形成した 後、該第1 P H S 層を含む半導体基板の裏面側の全面に 放熱のための金属層である第2のPHS層を形成するも のであるから、上記のようにPHS層が半導体基板裏面 全面に形成されることにより、半導体チップ間の機械的 結合の強度が増し、半導体基板表面周縁領域における金 属の突起の形成がなく、これによる半導体基板における クラックの発生も防止でき、半導体基板裏面の研磨また は薄板化加工による第1溝内金属層の破損または半導体 基板裏面への突出もない。このように、この製造方法を 用いることにより、安定した、歩留まりの良好な、半導 体装置の製造が可能となる。 さらに、上記第1PHS層 は第2チップ分離溝領域には形成されていないため、第 2 PHS層形成直後のこの層の裏面は、チップ分離溝領 域では第1PHS層の厚さにその内面に第2溝内金属層 を有する第2チップ分離溝の深さを加えた分だけ窪んで いる。従って、チップ分離溝領域の金属層を切断する際 に発生する第2PHS層のバリを上記の窪み内に納める ことが可能となる。すなわち、上記切断工程後に得られ る半導体チップとその裏面に形成されたPHS層からな る半導体装置において、上記PHS層のバリは半導体チ ップ直下のPHS層の裏面より突出することはない。従 って、この半導体装置を後にチップキャリアに実装する 工程において、PHS層とチップキャリアとの密着性を 良好なものとすることができる。従って、良好な放熱性 を有し、信頼性の高い半導体装置を得ることができる。 【0038】この発明(請求項3)に係る半導体装置の 製造方法では、その表面に複数の半導体素子が形成され た半導体基板の所要の位置に、該半導体基板を各々1つ の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程 と、該第1チップ分離溝の内面に第1の溝内金属層を形 成する工程と、上記半導体基板の裏面を研磨または薄板 化加工し、その厚さを上記の所定の厚さとする工程と、 上記第1チップ分離溝に対応する上記半導体基板の裏面 の領域を上記第1溝内金属層が露出するまでエッチング し、第2のチップ分離溝を形成することにより上記半導 体基板を複数の上記半導体チップに分離する工程と、該 第2チップ分離溝の内面に、PHS層を構成する金属よ り硬い金属からなる第2の溝内金属層を形成する工程 と、上記半導体基板の裏面側の第2チップ分離溝が形成 された領域に、PHS層を構成する金属より硬い金属か らなり、その厚さがPHS層と同程度である硬質金属層 を形成する工程と、上記半導体基板の裏面側の全面に放 熱のための金属層であるPHS層を形成する工程と、上 記PHS層の裏面を上記硬質金属層の裏面が露出するま で研磨または薄板化加工し、平坦化する工程と、上記第 1チップ分離溝内において上記第1溝内金属層、上記第

2 構内金属層及び上記硬質金属層を切断することによ り、各々上記半導体チップと、その裏面に設けられた上 記PHS層と、該PHS層の側面全周に突出して設けら れた上記硬質金属層からなる複数の半導体装置を形成す る工程とを含むから、半導体基板裏面のチップ分離溝領 域には、PHS層の厚さと同程度の厚さの硬質金属層が 形成され、この領域以外の領域にはPHS層が形成され ることになる。従って、このPHS層形成工程からチッ プ分離溝領域の各金属層を切断する工程までの半導体チ ップ間の機械的結合の強度が良好となる。また、この半 10 導体基板裏面の全面に硬質金属層またはPHS層が形成 されることと、上記第1チップ分離溝の深さが、半導体 基板裏面の研磨または薄板化加工により薄板化される半 導体基板の厚さより浅いこと、すなわち半導体基板裏面 の研磨または薄板化加工時に第1チップ分離溝の下に一 定の厚さの半導体基板が残っていることにより、第1溝 内金属層に機械的強度を持たせる必要がない。従って、 第1溝内金属層の厚さを1μm以下と薄くすることが可 能であり、これによって半導体基板表面の周縁領域にお いて前述のメッキ突起のような厚い金属の突起が形成さ れることはなくなり、この突起に起因するガラス板貼り 付け時の半導体基板のクラック発生も防止できる。さら に、上記のように半導体基板裏面の研磨または薄板化加 工時に第1チップ分離溝の下に一定の厚さの半導体基板 が残っているため、第1溝内金属層がこの研磨または薄 板化加工によって半導体基板裏面に露出することがな い。従って、第1溝内金属層がこの研磨または薄板化加 工によって破れたり、半導体基板裏面に突出することに より、その後のフォトリソグラフィ工程が困難になるこ とはない。以上のように、この製造方法を用いることに より、安定した、歩留まりの良好な、半導体装置の製造 が可能となる。また、半導体基板裏面側のチップ分離溝 領域には、上記のように硬質金属層が形成されているか ら、この領域の金属層を切断する工程において、この硬 質金属層に発生するバリはPHS層を直接切断すること によって発生するバリより小さく、上記切断工程後に得 られる半導体装置を後にチップキャリアに実装する工程 において、PHS層とチップキャリアとの密着性はPH S層のバリがその裏面に突出している場合より良好なも のとすることができる。従って、良好な放熱性を有し、

【0039】この発明(請求項4)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項 3) において、上記第2溝内金属層を形成する工程の 後、上記硬質金属層を形成する工程の前に、上記半導体 基板の裏面側の全面に、上記硬質金属層を構成する金属 より軟らかい金属からなり、上記硬質金属層の切断を容 易にするための緩衝金属層を形成する工程を含むから、 上記のように硬質金属層またはPHS層が半導体基板裏 面全面に形成されることにより、半導体チップ間の機械 50

信頼性の高い半導体装置を得ることができる。

24

的結合の強度が増し、半導体基板表面周縁領域における 金属の突起の形成がなく、これによる半導体基板におけ るクラックの発生も防止でき、半導体基板裏面の研磨ま たは薄板化加工による第1溝内金属層の破損または半導 体基板裏面への突出もない。さらに、軟らかい金属から なる上記緩衝金属層が形成されているため、チップ分離 構領域の金属層を切断する際、この領域にはPHS層と 同程度に厚い硬質金属層が存在するにもかかわらず、そ の切断は容易となる。このように、この製造方法を用い ることにより、安定した、歩留まりの良好な、半導体装 置の製造が可能となる。さらに、半導体基板裏面のチッ プ分離溝領域では硬質金属層が形成されている。従っ て、チップ分離溝領域の金属層を切断する際に、この硬 質金属層に発生するバリはPHS層を直接切断すること によって発生するバリより小さく、上記切断工程後に得 られる半導体装置を後にチップキャリアに実装する工程 において、PHS層とチップキャリアとの密着性はPH S層のバリがその裏面に突出している場合より良好なも のとすることができる。従って、良好な放熱性を有し、 信頼性の高い半導体装置を得ることができる。

【0040】この発明(請求項5)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項 3) において、上記第2チップ分離溝を形成する工程 が、上記硬質金属層の厚さより厚いレジストを上記半導 体基板の裏面の上記第1チップ分離溝に対応する領域以 外の領域に形成し、該レジストをマスクとして上記第1 溝内金属層が露出するまで、上記半導体基板をエッチン グするものであり、上記第2溝内金属層を形成する工程 は、上記レジストをマスクとして上記第2溝内金属層を 選択メッキにより上記第2チップ分離溝内面に形成する ものであり、上記第2溝内金属層を形成する工程の後、 上記硬質金属層を形成する工程の前に、上記レジストを マスクとして、上記第2溝内金属層の裏面に、上記硬質 金属層を構成する金属より軟らかい金属からなり、上記 硬質金属層の切断を容易にするための緩衝金属層を選択 メッキにより形成する工程を含み、上記硬質金属層を形 成する工程が、上記レジストをマスクとして上記硬質金 属層を選択メッキにより上記第2溝内金属層の裏面に形 成した後、上記レジストを除去するものであるから、上 記のように硬質金属層またはPHS層が半導体基板裏面 全面に形成されることにより、半導体チップ間の機械的 結合の強度が増し、半導体基板表面周縁領域における金 属の突起の形成がなく、これによる半導体基板における クラックの発生も防止でき、半導体基板裏面の研磨また は薄板化加工による第1溝内金属層の破損または半導体 基板裏面への突出もない。さらに、軟らかい金属からな る上記緩衝金属層が形成されているため、チップ分離溝 領域の金属層を切断する際、この領域にはPHS層と同 程度に厚い硬質金属層が存在するにもかかわらず、その 切断は容易となる。以上のように、この製造方法を用い

ることにより、安定した、歩留まりの良好な、半導体装置の製造が可能となる。さらに、半導体基板裏面のチップ分離溝領域では硬質金属層が形成されている。従って、チップ分離溝領域の金属層を切断する際に、この硬質金属層に発生するバリはPHS層を直接切断することによって発生するバリより小さく、上記切断工程後に得られる半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密着性はPHS層のバリがその裏面に突出している場合より良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0041】この発明(請求項6)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項3 ないし5のいずれか)において、上記硬質金属層が、A u-Sn合金からなるものであるから、上記のように半 導体チップ間結合の機械的強度が優れており、半導体基 板表面周縁領域の金属の突起形成もないため、半導体基 板のクラックの発生も防止でき、半導体基板裏面の研磨 または薄板化加工時の第1溝内金属層の破損や半導体基 板裏面へのこの金属層の突出もない。さらに、上記硬質 金属層を切断する際にその切断面に発生するバリは、こ の硬質金属層がAu-Sn合金からなるものであるた め、半導体装置をチップキャリアに実装する際、300 ℃程度に加熱することにより溶融してしまい、PHS層 とチップキャリアの密着性を劣化させることはない。従 って、良好な放熱性を有し、信頼性の高い半導体装置を 得ることができる。

【0042】この発明(請求項7)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項1 ないし5のいずれか)において、上記第1溝内金属層 が、Ti層、Pd層及びAu層が順に積層されてなるも のであり、上記第2溝内金属層を形成する工程が、上記 第2チップ分離溝内に露出した上記第1溝内金属層の最 下層であるTi層をエッチング除去して上記Pd層を露 出させた後、該Pd層を活性化層として用いたNi系無 電解メッキによりNiまたはNi系合金からなる第2溝 内金属層を形成するものであるから、上記のように半導 体チップ間結合の機械的強度が優れており、半導体基板 表面周縁領域の金属の突起形成もないため、半導体基板 のクラックの発生も防止でき、半導体基板裏面の研磨ま たは薄板化加工時の第1溝内金属層の破損や半導体基板 裏面へのこの金属層の突出もない。さらに、Pd層を活 性化層として用いたNi系無電解メッキにより、容易に NiまたはNi系合金からなる第2溝内金属層を形成す ることができる。以上のように、この製造方法を用いる ことにより、安定した、歩留まりの良好な、半導体装置 の製造が可能となる。

【0043】この発明(請求項8)に係る半導体装置の 製造方法では、その表面に複数の半導体素子が形成され た半導体基板の所要の位置に、該半導体基板を各々1つ

26 の上記半導体素子を有する複数の半導体チップに分離す るための第1のチップ分離溝を、その深さが上記半導体 基板の裏面を研磨または薄板化加工した後に得られる該 半導体基板の所定の厚さ以下となるように形成する工程 と、該第1チップ分離溝の内面に第1の溝内金属層を形 成する工程と、上記半導体基板の裏面を研磨または薄板 化加工し、その厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に第1の給電層を形成した 後、該第1給電層裏面の上記第1チップ分離溝に対応す 10 る領域以外の領域に電解メッキにより放熱のための金属 層である第1のPHS層を形成する工程と、該第1PH S層をマスクとして、上記第1給電層及び上記半導体基 板を裏面側から上記第1溝内金属層が露出するまでエッ チングして第2のチップ分離溝を形成することにより上 記半導体基板を複数の上記半導体チップに分離する工程 と、上記半導体基板の裏面側の上記第1PHS層及び上 記第2チップ分離溝を含む全面に第2の給電層を形成す る工程と、上記第2給電層の裏面の全面に電解メッキに より第2のPHS層を形成する工程と、上記第1チップ 分離溝内において上記第1溝内金属層、上記第2給電層 及び上記第2PHS層を切断することにより、各々上記 半導体チップと、その裏面側に設けられた上記第1及び 第2PHS層とからなる複数の半導体装置を形成する工 程とを含むから、PHS層が半導体基板裏面全面に形成 されることにより、半導体チップ間の機械的結合の強度 が増し、半導体基板表面周縁領域における金属の突起の 形成がなく、これによる半導体基板におけるクラックの 発生も防止でき、半導体基板裏面の研磨または薄板化加 工による第1溝内金属層の破損または半導体基板裏面へ の突出もない。以上のように、この製造方法を用いるこ とにより、安定した、歩留まりの良好な、半導体装置の 製造が可能となる。さらに、上記第1PHS層は第2チ ップ分離溝領域には形成されていないため、第2PHS 層形成直後のこの層の裏面は、チップ分離溝領域では第 1 PHS層の厚さと第2チップ分離溝の深さを合わせた 分だけ窪んでいる。従って、チップ分離溝領域の金属層 を切断する際に発生する第2PHS層のバリを上記の窪 み内に納めることが可能となる。すなわち、上記切断工 程後に得られる半導体チップとその裏面に形成されたP HS層からなる半導体装置において、上記PHS層のバ リは半導体チップ直下のPHS層の裏面より突出するこ とはない。従って、この半導体装置を後にチップキャリ アに実装する工程において、PHS層とチップキャリア との密着性を良好なものとすることができる。すなわ ち、良好な放熱性を有し、信頼性の高い半導体装置を得

【0044】この発明(請求項9)に係る半導体装置の 製造方法では、上記の半導体装置の製造方法(請求項 8)において、上記第1給電層が、Ti及びAuが順に 積層されてなるものであり、上記第1給電層及び上記半

ることができる。

導体基板をエッチングする工程が、上記第1給電層を湿 式エッチングにより除去した後上記半導体基板をエッチ ングするものであるから、PHS層が半導体基板裏面全 面に形成されることにより、半導体チップ間の機械的結 合の強度が増し、半導体基板表面周縁領域における金属 の突起の形成がなく、これによる半導体基板におけるク ラックの発生も防止でき、半導体基板裏面の研磨または 薄板化加工による第1溝内金属層の破損または半導体基 板裏面への突出もない。さらに、上記第1給電層はTi 及びAuが積層されてなるものであるから、蒸着または 10 スパッタリングデポジッションによって容易に形成で き、また半導体基板裏面に接しているのはTi層である ため、この第1給電層と半導体基板との密着性は良好な ものとなり、またこの給電層形成直後に裏面に露出して いるのはAu層であるため、この上にAuを電解メッキ することにより、PHS層を容易に形成することができ る。以上のように、この製造方法を用いることにより、 安定した、歩留まりの良好な、半導体装置の製造が可能 となる。さらに、上記第1PHS層は第2チップ分離溝 領域には形成されていないため、第2PHS層形成直後 のこの層の裏面は、チップ分離溝領域では、第1 PHS 層の厚さと第2チップ分離溝の深さを合わせた分だけ窪 んでいる。従って、チップ分離溝領域の金属層を切断す る際に発生する第2PHS層のバリを上記の窪み内に納 めることが可能となる。すなわち、上記切断工程後に得 られる半導体チップとその裏面に形成されたPHS層か らなる半導体装置において、上記PHS層のバリは半導 体チップ直下のPHS層の裏面より突出することはな い。従って、この半導体装置を後にチップキャリアに実 装する工程において、PHS層とチップキャリアとの密 30 着性を良好なものとすることができる。これにより、良 好な放熱性を有し、信頼性の高い半導体装置を得ること

【0045】この発明(請求項10)に係る半導体装置 の製造方法では、上記の半導体装置の製造方法(請求項 8または9)において、上記第2給電層が、Niまたは Ni-Pからなり、その膜厚は3ないし5μmであるか ら、上記のように、PHS層が半導体基板裏面全面に形 成されることにより、半導体チップ間の機械的結合の強 度が増し、半導体基板表面周縁領域における金属の突起 の形成がなく、これによる半導体基板におけるクラック の発生も防止でき、半導体基板裏面の研磨または薄板化 加工による第1溝内金属層の破損または半導体基板裏面 への突出もない。さらに、第2PHS層の半導体基板表 面側に存在する第2給電層が、通常PHS層を構成する AuまたはCuより硬いNiまたはNi-Pからなるも のであるから、チップ分離溝領域の金属層を切断する工 程において、PHS層の切断面に発生する半導体基板表 面側へPHS金属が突出したものであるカエリを抑制す ることができる。以上のように、この製造方法を用いる

ができる。

28

ことにより、安定した、歩留まりの良好な、半導体装置 の製造が可能となる。さらに、上記第1 P H S 層は第2 チップ分離溝領域には形成されていないため、第2PH S層形成直後のこの層の裏面は、チップ分離溝領域では 第1PHS層の厚さと第2チップ分離溝の深さを合わせ た分だけ窪んでいる。従って、チップ分離溝領域の金属 層を切断する際に発生する第2PHS層のバリを上記の 窪み内に納めることが可能となる。すなわち、上記切断 工程後に得られる半導体チップとその裏面に形成された PHS層からなる半導体装置において、上記PHS層の バリは半導体チップ直下のPHS層の裏面より突出する ことはない。従って、この半導体装置を後にチップキャ リアに実装する工程において、PHS層とチップキャリ アとの密着性を良好なものとすることができる。これに より、良好な放熱性を有し、信頼性の高い半導体装置を 得ることができる。

【0046】この発明(請求項11)に係る半導体装置 の製造方法では、その表面に複数の半導体素子が形成さ れた半導体基板の所要の位置に、該半導体基板を各々1 20 つの上記半導体素子を有する複数の半導体チップに分離 するための第1のチップ分離溝を、その深さが上記半導 体基板の裏面を研磨または薄板化加工した後に得られる 該半導体基板の所定の厚さ以下となるように形成する工 程と、該第1チップ分離溝の内面に第1の溝内金属層を 形成する工程と、上記半導体基板の裏面を研磨または薄 板化加工し、その厚さを上記の所定の厚さとする工程 と、上記半導体基板の裏面の全面に第1の給電層を形成 した後、該第1給電層裏面の上記第1チップ分離溝に対 応する領域以外の領域に電解メッキによりメッキ金属層 を形成する工程と、該メッキ金属層をマスクとして、上 記第1給電層及び上記半導体基板を裏面側から上記第1 溝内金属層が露出するまでエッチングすることにより第 2のチップ分離溝を形成し、上記半導体基板を複数の上 記半導体チップに分離する工程と、上記第2チップ分離 溝を含む上記半導体基板の裏面側の全面に第2の給電層 を形成した後、該第2給電層の裏面の全面に、第2の溝 内金属層を構成する金属より軟らかい金属からなり、上 記第2溝内金属層の切断を容易にするための緩衝金属層 を形成する工程と、上記緩衝金属層裏面の上記第2チッ プ分離溝領域に、PHS層を構成する金属より硬い金属 からなる第2の溝内金属層を形成する工程と、上記緩衝 金属層裏面の上記第2チップ分離溝領域以外の領域に、 放熱のための金属層である第1のPHS層を形成する工 程と、上記第2構内金属層及び上記第1 PHS層の裏面 の全面に放熱のための金属層である第2のPHS層を形 成する工程と、上記第1チップ分離溝内において上記第 1 構内金属層、上記第2 給電層、上記緩衝金属層及び上 記第2PHS層を切断することにより、各々上記半導体 チップと、その裏面側に設けられた上記第1及び第2P HS層とからなる複数の半導体装置を形成する工程とを

含むから、PHS層が半導体基板裏面全面に形成される ことにより、半導体チップ間の機械的結合の強度が増 し、半導体基板表面周縁領域における金属の突起の形成 がなく、これによる半導体基板におけるクラックの発生 も防止でき、半導体基板裏面の研磨または薄板化加工に よる第1溝内金属層の破損または半導体基板裏面への突 出もない。さらに、第2PHS層の半導体基板表面側に 存在する第2溝内金属層が、PHS層を構成する金属よ り硬い金属からなるものであるから、チップ分離溝領域 の金属層を切断する工程において、PHS層の切断面に 発生する半導体基板表面側へのカエリを抑制することが できる。また、上記緩衝金属層が形成されているため、 チップ分離溝領域における金属層の切断も容易である。 以上のように、この製造方法を用いることにより、安定 した、歩留まりの良好な、半導体装置の製造が可能とな る。さらに、上記第1PHS層は第2チップ分離溝領域 には形成されていないため、第2PHS層形成直後のこ の層の裏面は、チップ分離溝領域では第1 P H S 層の厚 さとその内面に第2溝内金属層を有する第2チップ分離 溝の深さを合わせた分だけ窪んでいる。従って、チップ 20 分離溝領域の金属層を切断する際に発生する第2PHS 層のバリを上記の窪み内に納めることが可能となる。す なわち、上記切断工程後に得られる半導体チップとその 裏面に形成されたPHS層からなる半導体装置におい て、上記PHS層のバリは半導体チップ直下のPHS層 の裏面より突出することはない。従って、この半導体装 置を後にチップキャリアに実装する工程において、PH S層とチップキャリアとの密着性を良好なものとするこ とができる。これにより、良好な放熱性を有し、信頼性 の高い半導体装置を得ることができる。また、上記の半 導体装置の製造方法(請求項10)は、第2PHS層の 切断面に発生するカエリを防止するため、通常PHS層 を構成する金属であるAuまたはCuより硬いNiまた はNi-Pからなる第2給電層の厚さを3~5μmと厚 くするものであるが、NiまたはNi-Pは、Auまた はCuより熱伝導率が低いため、半導体基板裏面側の全 面に形成されているこの第2給電層を厚くすると、半導 体チップからPHS層への放熱性を劣化させてしまう。 これに対して、本製造方法(請求項11)では、PHS 層を構成する金属より硬い金属からなる第2溝内金属層 が第2チップ分離溝領域にのみ形成されているため、半 導体チップからPHS層への放熱性を劣化させことな く、PHS層の切断面におけるカエリの発生を防止する

【0047】この発明(請求項12)に係る半導体装置の製造方法では、その表面に複数の半導体素子が形成された半導体基板の所要の位置に、該半導体基板を各々1つの上記半導体素子を有する複数の半導体チップに分離するための第1のチップ分離溝を、その深さが上記半導体基板の裏面を研磨または薄板化加工した後に得られる

ことができる。

30

該半導体基板の所定の厚さ以下となるように形成する工 程と、該第1チップ分離溝の内面に第1の溝内金属層を 形成する工程と、上記半導体基板の裏面を研磨または薄 板化加工し、その厚さを上記の所定の厚さとする工程 と、上記半導体基板の裏面の全面に給電層を形成した 後、該給電層裏面の上記第1チップ分離溝に対応する領 域以外の領域に電解メッキにより放熱のための金属層で あるPHS層を形成する工程と、該PHS層をマスクと して、上記給電層及び上記半導体基板を裏面側から上記 第1溝内金属層が露出するまでエッチングすることによ り第2のチップ分離溝を形成し、上記半導体基板を複数 の上記半導体チップに分離する工程と、上記半導体基板 の裏面側の全面にセラミックペーストの塗布及び乾燥を 行い、上記第2チップ分離溝内及び該第2チップ分離溝 領域の上記PHS層間に上記セラミックペーストを充填 する工程と、上記セラミックペーストを上記PHS層の 裏面が露出するまで研磨または薄板化加工し、平坦化す る工程と、上記セラミックペーストを熱処理によりキュ アし、セラミック層を形成する工程と、上記第1チップ 分離溝内において上記第1溝内金属層及び上記セラミッ ク層を切断することにより、各々上記半導体チップと、 その裏面側に設けられたPHS層と、該PHS層の側面 全周に突出して設けられた上記セラミック層からなる複 数の半導体装置を形成する工程とを含むから、半導体チ ップ裏面のチップ分離溝領域には、PHS層の厚さと同 程度の厚さのセラミック層が形成され、この領域以外の 領域にはPHS層が形成されているから、このPHS層 形成工程からチップ分離溝領域の各金属層を切断する工 程までの半導体チップ間の機械的結合の強度が良好とな る。また、この半導体基板裏面の全面にセラミック層ま たはPHS層が形成されることと、上記第1チップ分離 構の深さが、半導体基板裏面の研磨または薄板化加工に より薄板化される半導体基板の厚さより浅いこと、すな わち半導体基板裏面の研磨または薄板化加工時に第1チ ップ分離溝の下に一定の厚さの半導体基板が残っている ことにより、第1溝内金属層に機械的強度を持たせる必 要がない。従って、第1溝内金属層の厚さを1μm以下 と薄くすることが可能であり、これによって半導体基板 表面の周縁領域において前述のメッキ突起のような厚い 金属の突起が形成されることはなくなり、この突起に起 因するガラス板貼り付け時の半導体基板のクラック発生 も防止できる。さらに、上記のように半導体基板裏面の 研磨または薄板化加工時に第1チップ分離溝の下に一定 の厚さの半導体基板が残っているため、第1溝内金属層 がこの研磨または薄板化加工によって半導体基板裏面に 露出することがない。従って、第1溝内金属層がこの研 磨または薄板化加工によって破れたり、半導体基板裏面 に突出することにより、その後のフォトリソグラフィエ 程が困難になることはない。以上のように、この製造方 法を用いることにより、安定した、歩留まりの良好な、

半導体装置の製造が可能となる。また、半導体基板裏面側のチップ分離溝領域には、上記のようにセラミック層が形成されているから、この領域の金属層及びセラミック層を切断する工程において、このセラミック層にはバリは発生しないため、上記切断工程後に得られる半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密着性を良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0048】この発明(請求項13)に係る半導体装置 10 の製造方法では、半導体基板上にエッチングストップ層 を介して形成され、その表面に複数の半導体素子が形成 されたエピタキシャル成長層の所要の位置に、該エピタ キシャル層を各々1つの上記半導体素子を有する複数の 半導体チップに分離するためのチップ分離溝を、上記エ ッチングストップ層が露出するまで上記エピタキシャル 層をエッチングすることにより形成する工程と、該チッ プ分離溝の内面に溝内金属層を形成する工程と、上記半 導体基板を上記エッチングストップ層が露出して自動的 に停止するエッチングにより除去する工程と、上記エッ チングストップ層を除去し、上記エピタキシャル成長層 の裏面に上記溝内金属層を露出させる工程と、上記エピ タキシャル成長層の裏面の全面に放熱のための金属層で あるPHS層を形成する工程と、上記分離溝内において 上記溝内金属層及び上記PHS層を切断することによ り、各々上記半導体チップと、その裏面側に設けられた PHS層とからなる複数の半導体装置を形成する工程と を含むから、上記PHS層がエピタキシャル層の裏面全 面に形成されていることにより、このPHS層形成工程 からチップ分離溝領域の各金属層を切断する工程までの 半導体チップ間の機械的結合の強度が良好となる。ま た、このエピタキシャル層裏面の全面にPHS層が形成 されることと、半導体基板の除去が研磨または薄板化加 工によってではなく、エッチングによって行われること により、溝内金属層に機械的強度を持たせる必要がな い。従って、溝内金属層の厚さを1μm以下と薄くする ことが可能であり、これによって半導体基板表面の周縁 領域において前述のメッキ突起のような厚い金属の突起 が形成されることはなくなり、この突起に起因するガラ ス板貼り付け時の半導体基板のクラック発生も防止でき る。さらに、上記のようにチップ分離溝の形成は、半導 体基板表面側からエッチングストップ層表面が露出した 時点において自動的に停止するようなエッチングにより なされており、また半導体基板の除去は、半導体基板裏 面側からエッチングストップ層裏面が露出した時点にお いて自動的に停止するようなエッチングによりなされて おり、この後上記エッチングストップ層のみを選択的に エッチング除去ことにより溝内金属層底面が初めて半導 体基板裏面に露出するから、溝内金属層がこの段階で破 れたり、半導体基板裏面に突出することはなく、従っ

32

て、その後のフォトリソグラフィ工程が困難になること はない。以上のように、この製造方法を用いることによ り、安定した、歩留まりの良好な、半導体装置の製造が 可能となる。

【0049】この発明(請求項14)に係る半導体装置 の製造方法では、上記の半導体装置の製造方法(請求項 1ないし6または8ないし13のいずれか)において、 上記第1溝内金属層が、Ti層及びAu層が積層されて なるものであり、上記第2チップ分離溝を形成する工程 が、上記半導体基板をエッチングした後、露出した上記 第1溝内金属層の上記Ti層をエッチングにより除去 し、上記Au層を上記第2チップ分離溝内に露出させる ものであるから、半導体基板と接しているのはTi層で あるため、上記第1溝内金属層と半導体基板との密着性 は良好なものとなる。また、Ti層上に形成されている のは、Au層であるから、第2チップ分離溝のエッチン グ後、Ti層のみを選択的にエッチングすることが容易 である。さらに、このTi層のエッチング後第2チップ 分離溝内に露出するのはAu層であるため、このAu層 裏面に第2溝内金属層をメッキにより形成することは、 容易である。このように、この製造方法を用いることに より、安定した、歩留まりの良好な、半導体装置の製造 が可能となる。

【0050】この発明(請求項15)に係る半導体装置の製造方法では、上記の半導体装置の製造方法(請求項1ないし14のいずれか)において、上記PHS層、上記第1PHS層または上記第2PHS層が、AuまたはCuからなるものであるから、これらの金属は高い熱伝導率を有しており、半導体チップからチップキャリアへの放熱性が良好となる。

【0051】この発明(請求項16)に係る半導体装置の製造方法では、上記の半導体装置の製造方法(請求項1ないし7、11、14または15のいずれか)において、上記第2溝内金属層または上記硬質金属層が、NiまたはNi-P合金からなるものであるから、チップ分離溝領域の金属層切断工程におけるバリ及びカエリの発生を抑制するとともに、半導体チップ間の機械的結合強度を強化することができる。また、NiまたはNi-P合金からなる層の表面は置換型無電解メッキによりAuに置き換えることができるため、この後この層の表面にAu層をメッキすることは容易であり、これら2層の密着性も良好となる。このように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体装置の製造が可能となる。

【0052】この発明(請求項17)に係る半導体装置の製造方法では、上記の半導体装置の製造方法(請求項4、5、11または14ないし16のいずれか)において、上記メッキ金属層または上記緩衝金属層が、AuまたはCuからなるものであるから、チップ分離溝領域の60金属層を切断する工程において、この領域に硬質金属層

が形成されていても、切断が容易となる。このように、 この製造方法を用いることにより、安定した、歩留まり の良好な、半導体装置の製造が可能となる。

【0053】この発明(請求項18)に係る半導体装置 では、複数の半導体素子が形成されている半導体基板の 表面に第1のチップ分離溝を、該第1チップ分離溝の内 面に第1の溝内金属層を形成し、上記半導体基板の裏面 を研磨または薄板化加工することによりその厚さを所定 の厚さとし、上記半導体基板の裏面に、上記第1溝内金 属層の底面が露出するように第2のチップ分離溝を、該 10 第2チップ分離溝の内面に第2の溝内金属層を形成した 後、上記半導体基板の裏面側の全面に、放熱のための金 属層であるPHS層を形成し、上記第1チップ分離溝内 において上記第1溝内金属層、上記第2溝内金属層及び 上記 P H S 層を切断することにより作製されてなり、1 つの上記半導体チップと、その裏面側に、その側面より 外側に突出して設けられた上記PHS層とを備え、上記 PHS層の外周部分の高さは、該PHS層の中央部分の 高さより上記第2溝内金属層をその内面に有する上記第 2チップ分離溝の深さの分だけ高いものであるから、半 20 導体基板裏面の全面にPHS層が形成されることと、半 導体基板裏面の研磨または薄板化加工時に第1チップ分 離溝の下に一定の厚さの半導体基板が残っていることに より、第1溝内金属層に機械的強度を持たせる必要が無 い。このため第1溝内金属層の厚さを1μm以下と薄く することが可能であり、これによって半導体基板表面の 周縁領域において前述のメッキ突起のような厚い金属の 突起が形成されることはなくなり、この突起に起因する ガラス板貼り付け時の半導体基板のクラック発生も防止 できる。また、PHS層裏面のチップ分離溝領域には、 その内面に第2溝内金属層を有する上記第2チップ分離 溝の深さ程度の窪みができており、これによってこの領 域の金属層を切断する工程において、PHS層に発生す るバリの半導体チップ領域のPHS層裏面からの突出の 程度を低減できる。従って、上記切断工程後に得られる 半導体装置を後にチップキャリアに実装する工程におけ るPHS層とチップキャリアとの密着性は、従来技術と して既に説明した、PHS層のバリが完全にその裏面に 突出している場合より良好なものとすることができる。 これにより、良好な放熱性を有し、信頼性の高い半導体 40 装置を得ることができる。

【0054】この発明(請求項19)に係る半導体装置では、上記の半導体装置(請求項18)において、上記PHS層が、上記半導体基板の裏面側の上記第2チップ分離溝以外の領域に第1のPHS層を形成した後、該第1PHS層を含む半導体基板の裏面側の全面に第2のPHS層を形成してなるものであり、1つの上記半導体チップと、その裏面側に設けられた上記第1PHS層と、該第1PHS層の裏面側及び側面側に設けられ、上記半導体チップの側面より外側に突出した上記第2PHS層 50

とを備え、上記第2PHS層の外周部分の高さは、上記 第2PHS層の中央部分の高さより上記第1PHS層の 厚さと上記第2溝内金属層をその内面に有する上記第2 チップ分離溝の深さを合わせた分だけ高いものであるか ら、上記のようにPHS層が半導体基板裏面全面に形成 されることにより、半導体基板表面周縁領域における金 属の突起の形成がなく、これによる半導体基板における クラックの発生を防止できる。 さらに、上記第1PHS 層は第2チップ分離溝領域には形成されていないため、 第2PHS層形成直後のこの層の裏面は、チップ分離溝 領域では第1 P H S 層の厚さとその内面に第2 溝内金属 層を有する上記第2チップ分離溝の深さを合わせた分だ け窪んでいる。従って、チップ分離溝領域の金属層を切 断する際に発生する第2PHS層のバリを上記の窪み内 に納めることが可能となる。すなわち、上記切断工程後 に得られる半導体チップとその裏面に形成されたPHS 層からなる半導体装置において、上記PHS層のバリは 半導体チップ直下のPHS層の裏面より突出することは ない。従って、この半導体装置を後にチップキャリアに 実装する工程において、PHS層とチップキャリアとの 密着性を良好なものとすることができる。従って、良好 な放熱性を有し、信頼性の高い半導体装置を得ることが できる。

【0055】この発明(請求項20)に係る半導体装置 では、複数の半導体素子が形成されている半導体基板の 表面に第1のチップ分離溝を、該第1チップ分離溝の内 面に第1の溝内金属層を形成し、上記半導体基板の裏面 を研磨または薄板化加工することによりその厚さを所定 の厚さとし、上記半導体基板の裏面に、上記第1溝内金 属層の底面が露出するように第2のチップ分離溝を、該 第2チップ分離溝の内面に第2の溝内金属層を形成した 後、上記半導体基板の裏面側の第2チップ分離溝が形成 された領域に、PHS層を構成する金属より硬い金属か らなり、その厚さがPHS層とほぼ同じである硬質金属 層を形成し、上記半導体基板の裏面側の全面に放熱のた めの金属層であるPHS層を形成した後、上記PHS層 の裏面を上記硬質金属層の裏面が露出するまで研磨また は薄板化加工して平坦化し、上記第1チップ分離溝内に おいて上記第1溝内金属層、上記第2溝内金属層及び上 記硬質金属層を切断することにより作製されてなり、1 つの上記半導体チップと、その裏面側に設けられた上記 PHS層と、該PHS層の側面全周に突出して設けられ た上記硬質金属層とを備えたから、この半導体基板裏面 の全面に硬質金属層またはPHS層が形成されること と、上記第1チップ分離溝の深さが、半導体基板裏面の 研磨または薄板化加工により薄板化される半導体基板の 厚さより浅いこと、すなわち半導体基板裏面の研磨また は薄板化加工時に第1チップ分離溝の下に一定の厚さの 半導体基板が残っていることにより、第1溝内金属層に 機械的強度を持たせる必要がない。従って、第1溝内金

る際に、この硬質金属層に発生するバリはPHS層を直接切断することによって発生するバリより小さく、この半導体装置を後にチップキャリアに実装する工程におい 10 て、PHS層とチップキャリアとの密着性はPHS層のバリがその裏面に突出している場合より良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。【0056】この発明(請求項21)に係る半導体装置では、上記の半導体装置(請求項20)において、上記硬質金属層が、Au-Sn合金からなるものであるか

【0056】この発明(請求項21)に係る半導体装置では、上記の半導体装置(請求項20)において、上記硬質金属層が、Au-Sn合金からなるものであるから、上記のように、半導体基板表面周縁領域の金属の突起形成がないため、半導体基板のクラックの発生を防止できる。さらに、上記硬質金属層を切断する際にその切断面に発生するバリは、この硬質金属層がAu-Sn合金からなるものであるため、半導体装置をチップキャリアに実装する際、300℃程度に加熱することにより溶融してしまい、PHS層とチップキャリアの密着性を劣化させることはない。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0057】この発明(請求項22)に係る半導体装置 では、複数の半導体素子が形成されている半導体基板の 表面に第1のチップ分離溝を、該第1チップ分離溝の内 面に第1の溝内金属層を形成し、上記半導体基板の裏面 を研磨または薄板化加工することによりその厚さを所定 の厚さとし、上記第1チップ分離溝に対応する上記半導 体基板の裏面側の領域以外の領域に放熱のための金属層 である第1のPHS層を形成した後、該第1PHS層を マスクとして、上記半導体基板を裏面側から上記第1溝 内金属層の底面が露出するまでエッチングすることによ り第2のチップ分離溝を形成し、上記半導体基板の裏面 側の全面に第2のPHS層を形成した後、上記第1チッ プ分離溝内において上記第1溝内金属層及び上記第2P HS層を切断することにより作製されてなり、1つの上 40 記半導体チップと、その裏面側に設けられた上記第1P HS層と、該第1PHS層の裏面側及び側面側に設けら れ、上記半導体チップの側面より外側に突出した上記第 2 PHS層とを備え、上記第2 PHS層の外周部分の高 さは、上記第2PHS層の中央部分の高さより上記第1 PHS層の厚さと上記第2溝内金属層をその内面に有す る上記第2チップ分離溝の深さを合わせた分だけ高いも のであるから、PHS層が半導体基板裏面全面に形成さ れることにより、第1溝内金属層の厚さを1μm以下と 薄くすることが可能であり、半導体基板表面周縁領域に

36

おける金属の突起の形成がなく、これによる半導体基板におけるクラックの発生が防止できる。さらに、上記第1PHS層は第2チップ分離溝領域には形成されていないため、第2PHS層形成直後のこの層の裏面は、チップ分離溝領域では第1PHS層の厚さと第2チップ分離溝の深さを合わせた分だけ窪んでいる。従って、チップ分離溝領域の金属層を切断する際に発生する第2PHS層のバリを上記の窪み内に納めることが可能となる。すなわち、この半導体装置において、上記PHS層のバリは半導体チップ直下のPHS層の裏面より突出することはない。従って、この半導体装置を後にチップキャリアとの密着性を良好なものとすることができる。これにより、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0058】この発明(請求項23)に係る半導体装置 では、複数の半導体素子が形成されている半導体基板の 表面に、第1のチップ分離溝を、該第1チップ分離溝の 内面に第1の溝内金属層を形成し、上記半導体基板の裏 面を研磨または薄板化加工することによりその厚さを所 定の厚さとし、上記第1チップ分離溝に対応する上記半 導体基板の裏面の領域以外の領域にメッキ金属層を形成 した後、該メッキ金属層をマスクとして、上記半導体基 板を上記第1溝内金属層の底面が露出するまでエッチン グすることにより第2のチップ分離溝を形成し、上記半 導体基板の裏面側の全面に、第2の溝内金属層を構成す る金属より軟らかい金属からなる緩衝金属層を形成した 後、該緩衝金属層裏面の上記第2チップ分離溝領域に、 PHS層を構成する金属より硬い金属からなる第2溝内 金属層を形成し、上記緩衝金属層裏面の上記第2チップ 分離溝領域以外の領域に、第1のPHS層を形成した 後、上記第2構内金属層及び上記第1PHS層の裏面の 全面に第2のPHS層を形成し、上記第1チップ分離溝 内において上記第1溝内金属層、上記緩衝金属層、上記 第2溝内金属層及び上記第2PHS層を切断することに より作製されてなり、1つの上記半導体チップと、その 裏面側に設けられた緩衝金属層と、該緩衝金属層の裏面 側に設けられた上記第1PHS層と、該第1PHS層の 裏面側及び側面側に設けられ、上記半導体チップの側面 より外側に突出した上記第2PHS層とを備え、上記第 2 PHS層の外周部分の高さは、上記第2 PHS層の中 央部分の高さより上記第1 PHS層の厚さと上記第2溝 内金属層をその内面に有する上記第2チップ分離溝の深 さを合わせた分だけ高いものであるから、PHS層が半 導体基板裏面全面に形成されることにより、第1溝内金 属層の厚さを1μm以下と薄くすることが可能であり、 半導体基板表面周縁領域における金属の突起の形成がな く、これによる半導体基板におけるクラックの発生が防 止できる。さらに、上記第1PHS層は第2チップ分離 溝領域には形成されていないため、第2PHS層形成直

後のこの層の裏面は、チップ分離溝領域では第1PHS 層の厚さとその内面に第2溝内金属層を有する第2チッ プ分離溝の深さを合わせた分だけ窪んでいる。従って、 チップ分離溝領域の金属層を切断する際に発生する第2 PHS層のバリを上記の窪み内に納めることが可能とな る。すなわち、この半導体装置において、上記PHS層 のバリは半導体チップ直下のPHS層の裏面より突出す ることはない。従って、この半導体装置を後にチップキ ャリアに実装する工程において、PHS層とチップキャ リアとの密着性を良好なものとすることができる。これ 10 により、良好な放熱性を有し、信頼性の高い半導体装置 を得ることができる。さらに、第2PHS層の半導体基 板表面側に存在する第2溝内金属層が、PHS層を構成 する金属より硬い金属からなるものであるから、チップ 分離溝領域の金属層を切断する際に、PHS層の切断面 に発生する半導体基板表面側へのカエリを抑制すること ができる。

【0059】この発明(請求項24)に係る半導体装置 では、複数の半導体素子が形成されている半導体基板の 表面に第1のチップ分離溝を、該第1チップ分離溝の内 面に第1の溝内金属層を形成し、上記半導体基板の裏面 を研磨または薄板化加工し、その厚さを所定の厚さと し、上記第1チップ分離溝に対応する上記半導体基板の 裏面側の領域以外の領域に放熱のための金属層であるP HS層を形成した後、該PHS層をマスクとして、上記 半導体基板を裏面側から上記第1溝内金属層の底面が露 出するまでエッチングすることにより第2のチップ分離 溝を形成し、上記第2チップ分離溝内及び該第2チップ 分離溝領域の上記PHS層間にセラミックペーストを充 填した後、上記セラミックペーストを熱処理によりキュ アしてセラミック層を形成し、上記第1チップ分離溝内 において上記第1溝内金属層及び上記セラミック層を切 断することにより作製されてなり、1つの上記半導体チ ップと、その裏面側に設けられた上記PHS層と、該P HS層の側面全周に突出して設けられた上記セラミック 層とを備えたから、半導体チップ裏面のチップ分離溝領 域には、PHS層の厚さと同程度の厚さのセラミック層 が形成され、この領域以外の領域にはPHS層が形成さ れているから、第1溝内金属層に機械的強度を持たせる 必要がない。従って、第1溝内金属層の厚さを1 µ m以 40 下と薄くすることが可能であり、これによって半導体基 板表面の周縁領域において前述のメッキ突起のような厚 い金属の突起が形成されることはなくなり、この突起に 起因するガラス板貼り付け時の半導体基板のクラック発 生も防止できる。また、半導体基板裏面側のチップ分離 **溝領域には、上記のようにセラミック層が形成されてい** るから、この領域の金属層及びセラミック層を切断する 工程において、このセラミック層にはバリは発生しない ため、上記切断工程後に得られる半導体装置を後にチッ プキャリアに実装する工程において、PHS層とチップ 50

キャリアとの密着性を良好なものとすることができる。

従って、良好な放熱性を有し、信頼性の高い半導体装置 を得ることができる。

38

【0060】この発明(請求項25)に係る半導体装置 では、半導体基板上にエッチングストップ層とエピタキ シャル成長層が積層されており、複数の半導体素子が形 成されている上記エピタキシャル層の表面にチップ分離 溝を上記エッチングストップ層が露出して自動的に停止 するエッチングにより形成した後、該チップ分離溝の内 面に溝内金属層を形成し、上記半導体基板を上記エッチ ングストップ層が露出して自動的に停止するエッチング により除去した後、上記エッチングストップ層を除去し て、上記エピタキシャル成長層の裏面に上記溝内金属層 の底面を露出させ、上記エピタキシャル成長層の裏面の 全面に放熱のための金属層であるPHS層を形成した 後、上記チップ分離溝内において上記溝内金属層及び上 記PHS層を切断することにより作製されてなり、1つ の上記半導体チップと、その裏面側に、上記半導体チッ プの側面より外側に突出して設けられた上記PHS層と を備えたから、この半導体基板裏面の全面にPHS層が 形成されることと、半導体基板の薄板化が研磨または薄 板化加工によってではなく、エッチングによって行われ ることにより、溝内金属層に機械的強度を持たせる必要 がない。従って、溝内金属層の厚さを1μm以下と薄く することが可能であり、これによって半導体基板表面の 周縁領域において前述のメッキ突起のような厚い金属の 突起が形成されることはなくなり、この突起に起因する ガラス板貼り付け時の半導体基板のクラック発生も防止 できる。

[0061]

【実施例】

実施例1.この発明の第1の実施例について説明する。 図1は本実施例による半導体装置の製造方法を工程順に 示す断面図である。まず、半導体素子が形成された半導 体基板1の表面のチップ分離溝領域以外の領域にフォト レジスト4を形成した後、このフォトレジスト4をマス クとして、半導体基板1をエッチングし、第1のチップ 分離溝2を形成する。ただし、この第1チップ分離溝2 の深さは、後の裏面の研磨または薄板化加工によって得 られる半導体基板1の厚さ(例えば30μm)の1/2 程度となるようにする。このエッチングは最初反応性イ オンエッチング等の異方性エッチングを行い、続いて等 方性の湿式エッチングを追加することにより、フォトレ ジストマスク下のアンダーエッチ3を形成する(図1 (a))。次に、蒸着またはスパッタリングデポジッショ ンにより全面にTi層、Au層を順に被着させる (図1 (b))。これら2層からなる積層膜5の膜厚は250~ 500 nmである。ただし、Ti層は、その厚さが約5 0 n m で あり、半導体基板との良好な密着性を得るため のものである。この後、フォトレジスト4を除去するこ

とにより、上記第1チップ分離溝2内にのみ上記Ti/ Au積層膜からなる第1溝内金属層5を残す(図1(c))。これは、上記フォトレジストマスク下のアンダー エッチ3が存在するため容易となる。次に、貼り付け用 ワックス6を用いて、半導体基板表面にガラス板7を貼 り合わせ、さらに、半導体基板裏面を研磨または薄板化 加工(研削、ラッピング、ポリッシング等) することに より、半導体基板1の厚さを25~30 µmまで薄板化 する (図1(d))。次に、半導体基板裏面の上記第1チ ップ分離溝2に対応する領域以外の領域にフォトレジス ト8を形成し、このフォトレジストをマスクとして、半 導体基板1を上記第1溝内金属層5の底面が露出するま でエッチングし、第2のチップ分離溝22を形成するこ とにより、半導体基板1を半導体チップに分割する(図 1(e))。続いて、この第2チップ分離溝22内に露出 した第1溝内金属層5の下層であるTi層のみを硫酸・ 過酸化水素系エッチャントを用いて選択的にエッチング し、Au層を露出させる。さらに、Ni系無電解メッキ により第2チップ分離溝22内に第2の溝内金属層9を 形成する(図1(f))。NiはAuより硬い金属であ り、この第2溝内金属層9は上記第1溝内金属層5を補 強するためのものである。次に、Niからなる第2溝内 金属層9の裏面の極薄い(数十nm程度)層を置換型無 電解メッキにより、Auで置き換える。これは、この層 の裏面に次に形成される金属層との密着性を良好なもの とするためである。この後、フォトレジスト8を除去 し、第2チップ分離溝領域を含む半導体基板裏面側の全 面に蒸着、スパッタリングデポジッションまたは無電解 メッキによりTi及びAuを順次被着させ膜厚約500 nmの給電層11を形成する。次に、給電層11の裏面 の全面に電解メッキにより、AuまたはCuからなる厚 さ40~50μmのPHS層10を形成する(図1(g))。この際、PHS層の裏面のチップ分離溝領域に は、上記第2溝内金属層9をその内面に有する第2チッ プ分離溝に対応した窪み10 a ができる。最後に、半導 体基板1をガラス板7から剥離、洗浄した後、PHS層 10の裏面をエキスパンドフィルムに貼り付けて、チッ プ分離溝領域の金属層をダイシングブレードによって半 導体基板表面側から切断することにより、その表面に半 導体素子を有する半導体チップ1と、この半導体チップ の裏面に形成されたPHS層10とを備えた、図2に示 す半導体装置が得られる。図2において、1は上記半導 体基板が分割されてなる半導体チップであり、10cは 上記チップ分離溝領域の金属層切断によって発生するP HS層のバリである。上記のPHS層裏面の窪み10a が存在するため、バリ10cのPHS層裏面側へ突出す る長さは、この窪みの深さの分、すなわち第2チップ分 離溝の深さの分だけ低減されている。

【0062】本実施例1によれば、上記PHS層10が 半導体基板1の裏面全面に形成されていることにより、

このPHS層形成工程からチップ分離溝領域の各金属層 を切断する工程までの半導体チップ間の機械的結合の強 度が良好となる。また、この半導体基板裏面の全面にP HS層10が形成されることと、上記第1チップ分離溝 2の深さが、半導体基板裏面の研磨または薄板化加工に より薄板化される半導体基板の厚さ (30 µ m) より浅 く、その1/2程度であること、すなわち半導体基板裏 面の研磨または薄板化加工直後に第1チップ分離溝2の 下に一定の厚さの半導体基板が残っていることにより、 第1溝内金属層5に機械的強度を持たせる必要がない。 従って、第1溝内金属層5の厚さを250~500nm と薄くすることが可能であり、これによって半導体基板 表面の周縁領域において前述のメッキ突起のような厚い (5 µm) 金属の突起が形成されることはなくなり、こ の突起に起因するガラス板貼り付け時の半導体基板のク ラック発生も防止できる。さらに、上記のように半導体 基板裏面の研磨または薄板化加工直後に第1チップ分離 溝2の下に一定の厚さ(15μm程度)の半導体基板が 残っているため、第1溝内金属層5がこの研磨または薄 板化加工によって半導体基板裏面に露出することがな い。従って、第1溝内金属層5がこの研磨または薄板化 加工によって破れたり、半導体基板裏面に突出すること により、その後のフォトリソグラフィ工程が困難になる ことはない。以上のように、この製造方法を用いること により、安定した、歩留まりの良好な製造工程を得るこ とができる。また、PHS層裏面のチップ分離溝領域に は、上記第2溝内金属層9をその内面に有する上記第2 チップ分離溝22の深さ程度の窪みができており、これ によってこの領域の金属層を切断する工程において、P HS層10に発生するバリ10aの半導体チップ直下の PHS層裏面より突出する部分の長さを低減できる。従 って、上記切断工程後に得られる半導体装置を後にチッ プキャリアに実装する工程におけるPHS層とチップキ ャリアとの密着性は、従来技術として既に説明した、P HS層のバリが完全にその裏面に突出している場合より 良好なものとすることができる。これにより、良好な放 熱性を有し、信頼性の高い半導体装置を得ることができ

【0063】実施例2.この発明の第2の実施例について説明する。図3は本実施例による半導体装置の製造方法を工程順に示す断面図である。まず、実施例1で図1(a)~(f)に示した工程を行う。図3(a)は、図1(f)と同じく第2溝内金属層9を形成した直後の断面図である。さらに、実施例1と同様にNiからなる第2溝内金属層の裏面をAuで置換し、フォトレジスト8を除去した後、半導体基板裏面の全面にTi/Au積層膜からなる給電層11を形成する。次に、給電層11の裏面において、チップ分離溝領域を含むそれより広い領域に厚さ約40μmのフォトレジスト88を形成し、このフォトレジスト88をマスクとして電解メッキを行い、Auま

たはCuからなる厚さ20~30μmの第1のPHS層 100を形成する(図3(b))。さらに、フォトレジス ト88を除去し(図3(c)) 、半導体基板裏面側の全面 に電解メッキにより、AuまたはCuからなる厚さ約3 0 μmの第2のPHS層101を形成する(図3(d))。これにより、第1PHS層100と第2PHS層 101からなるPHS層10が得られる。この第2PH S層101の裏面には、第2チップ分離溝22に対応す る第1の窪み10aと、第1PHS層100が形成され ていない領域に対応する第2の窪み10bができる。こ の第2の窪み10 bが、第2 PHS層裏面の窪みが形成 されていない領域 (ほぼ半導体チップ直下の領域) に対 して有する段差は、第1PHS層100の厚さと同程度 の20~30μmであり、第1の窪み10aは、第2の 窪み10 bに対してさらに上記第2溝内金属層9をその 内面に有する第2チップ分離溝の深さ程度、すなわち1 0 μ m程度の段差を有する。従って、第1の窪み10 a が第2 P H S 層裏面の窪みが形成されていない領域に対 して有する段差は、35~45μmとなる。すなわち、 この段差は実施例1におけるPHS層の窪みが有する段 20 差より、第1PHS層の厚さの分だけ大きくなってい る。次に、実施例1と同様に、半導体基板1からガラス 板 7 を剥離し、洗浄した後、PHS層裏面をエキスパン ドテープに貼り付け、チップ分離溝領域の金属層をダイ シングブレードによって半導体基板表面側から切断する (図3(e))。図中の10cは、PHS層の切断面に発 生するバリである。これにより、その表面に半導体素子 を有する半導体チップ1と、この半導体チップの裏面に 形成されたPHS層10とを備えた、図4に示す半導体 装置が得られる。

【0064】本実施例2によれば、第2PHS層101 が半導体基板裏面全面に形成されることにより、半導体 チップ間の機械的結合の強度が増し、また第1溝内金属 層5の厚さを薄く(250~500mm)できるため、 半導体基板表面周縁領域における金属の突起の形成がな く、これによる半導体基板におけるクラックの発生も防 止できる。また、半導体基板裏面の研磨または薄板化加 工による第1溝内金属層5の破損または半導体基板裏面 への突出もない。このように、この製造方法を用いるこ とにより、安定した、歩留まりの良好な製造工程を得る ことができる。さらに、上記第1PHS層100は第2 チップ分離溝22領域には形成されていないため、第2 PHS層101形成直後のこの層の裏面は、チップ分離 溝領域では第1PHS層100の厚さに上記第2溝内金 属層 9 をその内面に有する第 2 チップ分離溝 2 2 の深さ を加えた分 (30~40μm) だけ窪んでいる。これ は、実施例1におけるPHS層裏面の窪みの深さより第 1PHS層100の厚さの分だけ深い。従って、チップ 分離溝領域の金属層を切断する際に発生する第2 PHS 層101のバリ10cを上記の窪み内に完全に納めるこ 42

とが可能となる。すなわち、上記切断工程後に得られる 半導体チップとその裏面に形成されたPHS層からなる 半導体装置において、上記PHS層のバリは半導体チッ プ直下のPHS層の裏面より突出することはない。従っ て、この半導体装置を後にチップキャリアに実装する工 程において、PHS層とチップキャリアとの密着性を良 好なものとすることができる。これにより、良好な放熱 性を有し、信頼性の高い半導体装置を得ることができ る。

【0065】実施例3.この発明の第3の実施例につい て説明する。図5は本実施例による半導体装置の製造方 法を工程順に示す断面図である。まず、実施例1で図1 (a) ~(f) に示した工程を行う。図5(a) は、図1(f) と同じく第2溝内金属層9を形成した直後の断面図であ る。さらに、実施例1と同様にNiからなる第2溝内金 属層の裏面をAuで置換し、フォトレジスト8を除去し た後、半導体基板裏面の全面にTi/Au積層膜からな る厚さ約0.5μmの給電層11を形成する。次に、給 電層11裏面の全面において、電解メッキによりAuま たはCuからなる厚さ約5μmの緩衝金属層13形成す る (図5(b))。さらに、緩衝金属層13の裏面のチッ プ分離溝領域以外の領域にフォトレジスト88を形成し (図5(c))、このフォトレジスト88をマスクとし て、電解メッキまたは無電解メッキを行い、Niからな る硬質金属層15を形成する(図5(d))。次に、フォ トレジスト88を除去した後、半導体基板裏面側の全面 に電解メッキによりAuからなる厚さ40~50μmの PHS層10を形成する(図5(e))。さらに、PHS 層10の裏面を機械加工、放電加工等により平坦化し、 硬質金属層15を露出させる(図5(f))。最後に、半 導体基板1からガラス板7を剥離し、洗浄した後、PH S層裏面をエキスパンドテープに貼り付け、チップ分離 構領域の金属層をダイシングブレードによって半導体基 板表面側から切断する(図5(g))。これにより、図7 に示すような、その表面に半導体素子を有する半導体チ ップ1と、その裏面に設けられたPHS層10と、この PHS層10の側面全周に突出して設けられた硬質金属 層15からなる半導体装置が得られる。ただし、図7に おいては、給電層11は省略している。

【0066】本実施例3によれば、半導体基板裏面のチップ分離溝領域には、PHS層10の厚さと同程度の厚さの硬質金属層15が形成され、この領域以外の領域にはPHS層10が形成されることになる。従って、このPHS層形成工程からチップ分離溝領域の各金属層を切断する工程までの半導体チップ間の機械的結合の強度が良好となる。また、この半導体基板裏面の全面に硬質金属層15またはPHS層10が形成されることと、上記第1チップ分離溝2の深さ(約15μm)が、半導体基板裏面の研磨または薄板化加工により薄板化される半導体基板の厚さ(約30μm)より浅いこと、すなわち半

導体基板裏面の研磨または薄板化加工直後に第1チップ 分離溝の下に一定の厚さ (約15μm) の半導体基板が 残っていることにより、第1溝内金属層5に機械的強度 を持たせる必要がない。従って、第1溝内金属層の厚さ を250~500nmと薄くすることが可能であり、こ れによって半導体基板表面の周縁領域において前述のメ ッキ突起のような厚い金属の突起が形成されることはな くなり、この突起に起因するガラス板7の貼り付け時の 半導体基板のクラック発生も防止できる。さらに、上記 のように半導体基板裏面の研磨または薄板化加工直後に 第1チップ分離溝2の下に一定の厚さの半導体基板が残 っているため、第1溝内金属層5がこの研磨または薄板 化加工によって半導体基板裏面に露出することがない。 従って、第1溝内金属層5がこの研磨または薄板化加工 によって破れたり、半導体基板裏面に突出することによ り、その後のフォトリソグラフィ工程が困難になること はない。以上のように、この製造方法を用いることによ り、安定した、歩留まりの良好な製造工程を得ることが できる。また、半導体基板裏面側のチップ分離溝領域に は、上記のように硬質金属層15が形成されているか ら、この領域の金属層を切断する工程において、Niか らなる硬質金属層 15に発生するバリは、NiがAuや Cuより硬いため、AuまたはCuからなるPHS層を 実施例1または2のように直接切断することによって発 生するバリより非常に小さい。従って、上記切断工程後 に得られる半導体装置を後にチップキャリアに実装する 工程において、PHS層とチップキャリアとの密着性は PHS層のバリがその裏面に突出している場合より良好 なものとすることができる。これにより、良好な放熱性 を有し、信頼性の高い半導体装置を得ることができる。 【0067】実施例4.この発明の第4の実施例につい て説明する。図6は本実施例による半導体装置の製造方 法を工程順に示す断面図である。まず、実施例1で図1 (a) ~(d) に示した工程を行う。次に、半導体基板裏面 の第1チップ分離溝2に対応する領域以外の領域に厚さ 40μm程度のアクリル系の厚いフォトレジスト88を 形成する。このフォトレジストをマスクとして、半導体 基板1を上記第1溝内金属層5の底面が露出するまでエ ッチングし、第2のチップ分離溝22を形成し、第1溝 内金属層5の下層であるTi層のみを硫酸・過酸化水素 系エッチャントを用いて選択的にエッチングし、Au層 を露出させた後、Ni系無電解メッキにより第2チップ 分離溝22内に第2の溝内金属層9を形成する工程は、 実施例1とまったく同様である。図6(a)は、第2溝内 金属層9を形成した直後の断面図である。次に、このフ オトレジスト88をそのままマスクとして用いて、電解 メッキまたは無電解メッキにより、第2溝内金属層9の 裏面にAuまたはCuからなる厚さ約5μmの緩衝金属 層13と、この緩衝金属層13の裏面にNiまたはNi

て形成する。さらに、フォトレジスト88を除去した 後、半導体基板裏面の硬質金属層15の裏面及び側面を 含む全面に、Ti/Au積層膜からなる給電層を形成す る。この給電層の裏面の全面にAuまたはCuからなる PHS層を電解メッキにより形成した後、PHS層裏面 の平坦化を行い、硬質金属層15の裏面を露出させ、チ ップ分離溝領域の金属層を切断する工程は、実施例3に おいて図5(e)~(g)に示した工程と同じである。これ により、実施例3において示した図7の半導体装置と同 様な、その表面に半導体素子を有する半導体チップ1 と、その裏面に設けられたPHS層10と、このPHS 層10の側面全周に突出して設けられた硬質金属層15 からなる半導体装置が得られる。ただし、本実施例4に よる半導体装置においては、図7と異なり、PHS層1 0と半導体チップ1の間には緩衝金属層13は存在しな い。しかし、緩衝金属層13はPHS層10と同じくA uまたはCuからなるものであり、しかもPHS層と比 較してその厚さは充分薄いから、PHS層10と半導体 チップ1の間の緩衝金属層13の有無は、この半導体装

置の動作にはほとんど影響を与えない。

【0068】本実施例4においては、上記のように硬質 金属層15またはPHS層10が半導体基板裏面全面に 形成されることにより、半導体チップ間の機械的結合の 強度が増し、半導体基板表面周縁領域における金属の突 起の形成がなく、これによる半導体基板におけるクラッ クの発生も防止でき、半導体基板裏面の研磨または薄板 化加工による第1溝内金属層5の破損または半導体基板 裏面への突出もない。さらに、硬質金属層15を構成す る金属であるNiまたはNi-Pより軟らかいAuまた はCuからなる上記緩衝金属層13がチップ分離溝領域 に形成されているため、チップ分離溝領域の金属層の切 断は容易となる。以上のように、この製造方法を用いる ことにより、安定した、歩留まりの良好な製造工程を得 ることができる。さらに、半導体基板裏面のチップ分離 溝領域では、AuまたはCuより硬いNiまたはNi-Pからなる硬質金属層15が形成されているため、チッ プ分離溝領域の金属層を切断する際には、半導体基板裏 面側では、PHS層10ではなく硬質金属層15が切断 されることになる。この硬質金属層15に発生するバリ は、PHS層10を切断することによって発生するバリ より小さい。従って、上記切断工程後に得られる半導体 装置を後にチップキャリアに実装する工程において、P HS層10とチップキャリアとの密着性はPHS層のバ リがその裏面に突出している場合より良好なものとする ことができる。従って、良好な放熱性を有し、信頼性の 高い半導体装置を得ることができる。

メッキまたは無電解メッキにより、第2溝内金属層9の 裏面にAuまたはCuからなる厚さ約5μmの緩衝金属 層13と、この緩衝金属層13の裏面にNiまたはNi 実施例3,4において図5,6に示した半導体装置の製造 ーPからなる厚さ約40μmの硬質金属層15をつづけ 50 造方法における硬質金属層15に、NiまたはNiーP

ではなく、Au-Sn合金を用いたものである。この硬質金属層に用いる材料の違いを除けば、各工程は実施例3、4とまったく同じである。

【0070】本実施例5においては、半導体チップ間の結合の機械的強度が優れており、半導体基板表面周縁領域の金属の突起形成もないため、半導体基板のクラックの発生も防止でき、半導体基板裏面の研磨または薄板化加工時の第1溝内金属層5の破損や半導体基板裏面へのこの金属層の突出もない。さらに、上記硬質金属層15を切断する際にその切断面に発生するバリは、この硬質 10金属層15がAu-Sn合金からなるものであるため、半導体装置をチップキャリアに実装する際、300℃程度に加熱することにより溶融してしまい、PHS層10とチップキャリアの密着性を劣化させることはない。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0071】実施例6.この発明の第6の実施例につい て説明する。図8は本実施例による半導体装置の製造方 法を示す断面図である。本実施例による半導体装置の製 造方法は、実施例1~5に示した半導体装置の製造方法 20 における第1溝内金属層5に、前述のTi/Auからな る2層膜ではなく、Ti/Pd/Auからなる3層膜を 用いたものである。まず、実施例1において、図1(a) \sim (d) に示した工程を行う。上記3層膜からなる第1溝 内金属層5の形成方法は、実施例1~5と同じく、蒸着 またはスパッタリングデポジッションとリフトオフによ るものである。次に、図1(e) に示したように、第2チ ップ分離溝をエッチングによりの形成する。さらに、図 8に示すように、第2チップ分離溝22内に露出した第 1溝内金属層5の最下層であるTi層5cのみを選択的 にエッチングし、Pd層5bを露出させる。この後、こ のPd層5bを活性化層(触媒)として、Ni系無電解 メッキを行うことにより、第2溝内金属層9を形成す る。この後の工程は、実施例1~5に示したいずれの工 程を用いても良い。

【0072】本実施例6においては、前述のように半導体チップ間結合の機械的強度が優れており、半導体基板表面周縁領域の金属の突起形成もないため、半導体基板のクラックの発生も防止でき、半導体基板裏面の研磨または薄板化加工時の第1溝内金属層5の破損や半導体基板裏面へのこの金属層の突出もない。さらに、Pd層5bを活性化層(触媒)として用いたNi系無電解メッキにより、容易にNiまたはNi系合金からなる第2溝内金属層9を形成することができる。以上のように、この製造方法を用いることにより、安定した、歩留まりの良好な製造工程を得ることができる。

【0073】実施例7. この発明の第7の実施例について説明する。図9は本実施例による半導体装置の製造方法を工程順に示す断面図である。まず、実施例1において、図1(a) ~(d) に示した工程を行う。次に、半導体

基板裏面の全面に、Ni系無電解メッキを用いて、厚さ 約0.5μmの第1の給電層111を形成する。この 際、Ni層形成後、置換型無電解Auメッキにより、そ の裏面をAuで置き換える。さらに、給電層111裏面 のチップ分離溝領域に厚さ約40μmの厚いフォトレジ ストを形成し、これをマスクとして厚さ20~30μm のAuまたはCuからなる第1のPHS層100を電解 メッキにより形成する(図9(a))。次に、この第1P HS層100をマスクとして、チップ分離溝領域の給電 層111をイオンミリングによりエッチング除去する。 さらに、この領域において、上記第1給電層111と上 記第1PHS層100をマスクに、第1溝内金属層5の 底面が露出するまで半導体基板1をエッチングし、第2 チップ分離溝22を形成する(図9(b))。次に、上記 第1PHS層100の裏面及び側面と上記第2チップ分 離溝22内を含む半導体基板裏面側の全面に、上記第1 給電層と同様に、Ni系無電解メッキと置換型無電解A uメッキを用いて厚さ約0.5μmの第2の給電層11 2を形成する。さらに、この第2給電層の裏面の全面 に、電解メッキを用いてAuまたはCuからなる厚さ約 30μmの第2のPHS層101を形成する(図9(c))。この第2PHS層裏面のチップ分離溝領域には、 第1PHS層100の厚さと第2チップ分離溝22の深 さを合わせた程度の深さを有する窪みができている。続 いて、機械研磨または放電加工等によって、第2PHS 層101の裏面を平滑化する。この後半導体基板1から ガラス板7を剥離して、洗浄し、さらに第2PHS層1 01の裏面をエキスパンドテープに貼り付け、チップ分 離溝領域内をダイシングブレードによって切断する(図 9(d))。この際、第2PHS層101の切断面には、 バリ10cが発生するが、第2PHS層裏面のチップ分 **離溝領域には上記の窪みが存在するため、図に示したよ** うに、バリ10cは、この窪み内に収まり、半導体チッ プ直下の第2 P H S 層裏面より突出することは無い。以 上の工程により、図10に示すような、その表面に半導 体素子が形成された半導体チップ1と、この半導体チッ プ1の裏面に形成された上記第1PHS層100及び第 2PHS層101からなるPHS層10とを備えた半導

40 【0074】本実施例7においては、PHS層10が半導体基板裏面全面に形成されることにより、半導体チップ間の機械的結合の強度が増し、半導体基板表面周縁領域における金属の突起の形成がなく、これによる半導体基板におけるクラックの発生も防止でき、半導体基板裏面の研磨または薄板化加工による第1溝内金属層5の破損または半導体基板裏面への突出もない。以上のように、この製造方法を用いることにより、安定した、歩留まりの良好な製造工程を得ることができる。さらに、上記第1PHS層100はチップ分離溝領域には形成されていないため、第2PHS層101形成直後のこの層の

体装置が作製される。

裏面は、チップ分離溝領域では第1PHS層100の厚さと第2チップ分離溝22の深さを合わせた分だけ窪んでいる。従って、チップ分離溝領域の金属層を切断する際に発生する第2PHS層のバリ10cを上記の窪み内に納めることが可能となる。すなわち、上記切断工程後に得られる半導体チップ1とその裏面に形成されたPHS層10からなる半導体装置において、上記PHS層10のバリはPHS層10の裏面から突出することはない。従って、この半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密10着性を良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0075】なお、第1給電層はNi系メッキ層ではなく、蒸着またはスパッタリングデポジッションにより形成されたTi/Au積層膜であっても良い。この場合、チップ分離溝領域の第1給電層のエッチングは、ヨウネノョウ化カリウム系のAuエッチャント及びフッをでしたが可能である。このように、第1給電層がTi/Au積層膜であるとすると、この層は蒸着またはスパッタリングデポジッションによって容易に形成でき、め、上に人工を電子をあるため、このはTi層であるため、この第1給電層と半導体基板との密着性は良好なものとなり、またこの給電層形成直後に裏面に露出しているのはAu層であるため、この上にAuを電解メッキすることにより、PHS層を容易に形成することができる。

【0076】また、Ni系メッキ層からなる第2給電層 112の厚さを、上記の 0.5μ mより厚く、 $3\sim5\mu$ mとしてもよい。この際、第2PHS層101の半導体 基板表面側に存在する第2給電層 112が、PHS層を構成するAuまたはCuより硬いNiからなるものであるとともに、その厚さが $3\sim5\mu$ mと厚いため、チップ 分離溝領域の金属層を切断する工程において、PHS層の切断面に発生する、半導体基板表面側へPHS金属が 突出したものであるカエリを抑制することができる。

【0077】実施例8. この発明の第8の実施例について説明する。図11は本実施例による半導体装置の製造方法を工程順に示す断面図である。まず、実施例1において、図1(a) ~(d) に示した工程を行う。次に、半導体基板裏面の全面に、Ni系無電解メッキを用いて、厚さ約0. 5μ mの第1の給電層111を形成する。この際、Ni層形成後、置換型無電解Auメッキにより、その表面をAuで置き換える。さらに、給電層111裏面のチップ分離溝領域にフォトレジストを形成し、これをマスクとして厚さ約 5μ mのAuまたはCuからなるメッキ金属層113を電解メッキにより形成した後、上記フォトレジストを除去する(図11(a))。次に、このメッキ金属層113をマスクとして、チップ分離溝領域の給電層111をエッチング除去する。さらに、この領

48

域において、上記第1給電層111と上記メッキ金属層 113をマスクに、第1溝内金属層5の底面が露出する まで半導体基板1をエッチングし、第2チップ分離溝2 2を形成する。次に、第2チップ分離溝22を含む半導 体基板裏面側の全面に、Ni系無電解メッキと置換型無 電解Auメッキを用いて、厚さ約0.5μmの第2給電 層112を形成し、この第2給電層112の裏面全面に 電解メッキを用いて、AuまたはCuからなる厚さ約5 μmの緩衝金属層114を形成する(図11(b))。こ の後、緩衝金属層114裏面のチップ分離構領域以外の 領域にフォトレジスト8を形成し、このフォトレジスト 8をマスクとして、第2チップ分離溝領域にのみ、無電 解メッキにより、NiまたはNi-Pからなる厚さ3~ 5μmの第2溝内金属層9を選択的に形成する(図11 (c))。フォトレジスト8を除去した後、チップ分離溝 領域に厚さ約40μmのフォトレジスト88を形成し、 このフォトレジスト88をマスクとして電解メッキを行 い、AuまたはCuからなる厚さ20~30μmの第1 のPHS層100を形成する(図11(d))。さらに、 フォトレジスト88を除去し、半導体基板裏面側の全面 に電解メッキにより、AuまたはCuからなる厚さ約3 0 μmの第2のPHS層101を形成する(図11(e))。これにより、第1PHS層100と第2PHS層 101からなるPHS層10が得られる。この第2PH S層裏面のチップ分離溝領域には、第1PHS層100 の厚さと上記第2溝内金属層9をその内面に有する第2 チップ分離構22の深さを合わせた程度の深さを有する 窪みができている。続いて、機械研磨または放電加工等 によって、第2PHS層101の裏面を平滑化する。こ の後、半導体基板1からガラス板7を剥離して、洗浄 し、さらに第2PHS層101の裏面をエキスパンドテ ープに貼り付け、チップ分離溝領域内をダイシングブレ ードによって切断する。この際、第2PHS層101の 切断面には、バリが発生するが、第2PHS層裏面のチ ップ分離溝領域には上記の窪みが存在するため、バリは この窪み内に収まり、半導体チップ直下の第2PHS層 裏面より裏面側に突出することは無い。以上の工程によ り、図12に示すような、その表面に半導体素子が形成 された半導体チップ1と、この半導体チップ1の裏面に 形成された上記第1PHS層100及び第2PHS層1 01からなるPHS層10とを備えた半導体装置が作製 される。

【0078】本実施例8においては、第2PHS層10 1が半導体基板裏面全面に形成されることにより、半導体チップ間の機械的結合の強度が増し、半導体基板表面 周縁領域における金属の突起の形成がなく、これによる 半導体基板におけるクラックの発生も防止でき、半導体 基板裏面の研磨または薄板化加工による第1溝内金属層 の破損または半導体基板裏面への突出もない。さらに、 第2PHS層101の半導体基板表面側に存在する第2 構内金属層9が、PHS層10を構成するAuまたはC uより硬いNiまたはNi-Pからなるものであるか ら、チップ分離溝領域の金属層を切断する工程におい て、第2PHS層101の切断面に発生する半導体基板 表面側へのカエリを抑制することができる。また、上記 緩衝金属層114が形成されているため、チップ分離溝 領域における金属層の切断も容易である。以上のよう に、この製造方法を用いることにより、安定した、歩留 まりの良好な製造工程を得ることができる。さらに、上 記第1PHS層100は第2チップ分離溝領域には形成 されていないため、第2PHS層101形成直後のこの 層の裏面は、チップ分離溝領域では第1PHS層100 の厚さと上記第2溝内金属層9をその内面に有する第2 チップ分離溝22の深さを合わせた分だけ窪んでいる。 従って、チップ分離溝領域の金属層を切断する際に発生 する第2PHS層101のバリを上記の窪み内に納める ことが可能となる。すなわち、上記切断工程後に得られ る半導体チップ1とその裏面に形成されたPHS層10 からなる半導体装置において、上記PHS層10のバリ はPHS層10の裏面から突出することはない。従っ て、この半導体装置を後にチップキャリアに実装する工 程において、PHS層とチップキャリアとの密着性を良 好なものとすることができる。これにより、良好な放熱 性を有し、信頼性の高い半導体装置を得ることができ る。また、実施例7においては、第2PHS層の切断面 に発生するカエリを防止するため、Ni またはNi-P からなる第2給電層の厚さを通常の0.5μmから3~ $5 \mu m$ に増加させる方法について記したが、Niまたは Ni-PはAuまたはCuより熱伝導率が低いため、半 導体基板裏面側の全面に形成されているこの第2給電層 を厚くすると、半導体チップからPHS層への放熱性を 劣化させてしまう。これに対して、本実施例8において は、NiまたはNi-Pからなる厚さ3~5μm第2溝 内金属層が第2チップ分離溝領域にのみ形成されている ため、半導体チップからPHS層への放熱性を劣化させ ことなく、PHS層の切断面におけるカエリの発生を防 止することができる。

【0079】実施例9. この発明の第9の実施例について説明する。図13は本実施例による半導体装置の製造方法を工程順に示す断面図である。まず、実施例1において、図1(a) \sim (d) に示した工程を行う。次に、実施例7において、図9(a),(b) に示したものと同様な工程を行う。すなわち、半導体基板裏面の全面にNi系無電解メッキ及び置換型無電解Auメッキを用いて、厚さ約0. 5μ mの給電層11を形成する。さらに、給電層11裏面のチップ分離溝領域に厚さ約40 μ mの厚いフォトレジストを形成し、これをマスクとして厚さ20 \sim 30 μ mのAuまたはCuからなるPHS層10を電解メッキにより形成する。次に、このPHS層10をマスクとして、チップ分離溝領域の給電層11をイオンミリン50

50

グによりエッチング除去する。さらに、この領域におい て、上記給電層11と上記PHS層10をマスクに、第 1 溝内金属層 5 の底面が露出するまで半導体基板 1 をエ ッチングし、第2チップ分離溝22を形成する。この段 階における断面図が、図13(a)であり、これは図9 (b) に示したものと同じである。次に、半導体基板裏面 側の全面に、セラミック粒子を溶剤に分散させた、セラ ミックペースト16を塗布した後、乾燥させて溶剤を蒸 発させる。さらに、半導体基板裏面側の全面を研磨して 平坦化し、PHS層10の裏面を露出させる。これによ り、チップ分離溝領域にのみセラミックペースト16が 充填される(図13(b))。次に、温度100~200 ℃で熱処理することにより、セラミックペースト16を キュアする。この後、半導体基板1からガラス板7を剥 離して、洗浄し、さらにPHS層10の裏面をエキスパ ンドテープに貼り付け、チップ分離溝領域内をダイシン グブレードによって切断する。以上の工程により、図1 4に示すような、その表面に半導体素子が形成された半 導体チップ1と、この半導体チップ1の裏面に形成され 20 た上記PHS層10と、このPHS層10の側面に形成 されたセラミック層116とを備えた半導体装置が作製 される。上記セラミックペーストには、米国Aremco Pro ducts 社製セラマコート512のように、コーティング 及び常温キュアが可能なタイプのシリカ(SiO)系の ものがある。

【0080】本実施例9においては、半導体チップ裏面 のチップ分離溝領域には、PHS層10の厚さと同程度 の厚さのセラミック層116が形成され、この領域以外 の領域にはPHS層10が形成されているから、このP HS層形成工程からチップ分離溝領域の金属層及びセラ ミック層を切断する工程までの半導体チップ間の機械的 結合の強度が良好となる。また、この半導体基板裏面の 全面にセラミック層116またはPHS層10が形成さ れることと、上記第1チップ分離溝2の深さが、半導体 基板裏面の研磨または薄板化加工により薄板化される半 導体基板1の厚さより浅いこと、すなわち半導体基板裏 面の研磨または薄板化加工直後に第1チップ分離溝2の 下に一定の厚さの半導体基板が残っていることにより、 第1溝内金属層5に機械的強度を持たせる必要がない。 従って、第1溝内金属層の厚さを1μm以下と薄くする ことが可能であり、これによって半導体基板表面の周縁 領域において前述のメッキ突起のような厚い金属の突起 が形成されることはなく、この突起に起因するガラス板 貼り付け時の半導体基板のクラック発生も防止できる。 さらに、上記のように半導体基板裏面の研磨または薄板 化加工直後に第1チップ分離溝2の下に一定の厚さの半 導体基板が残っているため、第1溝内金属層5がこの研 磨または薄板化加工によって半導体基板裏面に露出する ことがない。従って、第1溝内金属層5がこの研磨また は薄板化加工によって破れたり、半導体基板裏面に突出

らなるPHS層10を形成する(図15(d))。次に、エピタキシャル層1aからガラス板7を剥離して、洗浄し、さらにPHS層10の裏面をエキスパンドテープに貼り付け、チップ分離溝領域内をダイシングブレードによって切断する。以上の工程により、図16に示すような、その表面に半導体素子が形成された半導体チップ1と、この半導体チップ1の裏面に形成された上記PHS層10とを備えた半導体装置が作製される。

52

することにより、その後のフォトリソグラフィ工程が困難になることはない。以上のように、この製造方法を用いることにより、安定した、歩留まりの良好な製造工程を得ることができる。また、半導体基板裏面側のチップ分離溝領域には、上記のようにセラミック層116が形成されているから、この領域の金属層及びセラミック層を切断する工程において、このセラミック層にはバリは発生しないため、上記切断工程後に得られる半導体装置を後にチップキャリアとの密着性を良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0082】本実施例10においては、上記PHS層1 0がエピタキシャル層1 a の裏面全面に形成されている ことにより、このPHS層形成工程からチップ分離溝領 域の各金属層を切断する工程までの半導体チップ間の機 械的結合の強度が良好となる。また、このエピタキシャ ル層1a裏面の全面にPHS層10が形成されること と、半導体基板1の除去が研磨または薄板化加工によっ てではなく、エッチングによって行われることにより、 溝内金属層 5 に機械的強度を持たせる必要がない。従っ て、溝内金属層 5 の厚さを 1 μ m以下と薄くすることが 可能であり、これによって半導体基板表面の周縁領域に おいて前述のメッキ突起のような厚い金属の突起が形成 されることはなくなり、この突起に起因するガラス板貼 り付け時の半導体基板のクラック発生も防止できる。さ らに、上記のようにチップ分離溝2の形成は、半導体基 板表面側からエッチングストップ層1b表面が露出した 時点において自動的に停止するようなエッチングにより なされており、また半導体基板1の除去は、半導体基板 裏面側からエッチングストップ層1b裏面が露出した時 点において自動的に停止するようなエッチングによりな されているおり、この後上記エッチングストップ層1b のみを選択的にエッチング除去ことにより溝内金属層 5 の底面が初めてエピタキシャル成長層1 a 裏面に露出す るから、溝内金属層 5 がこの段階で破れたり、半導体基 板裏面に突出することはなく、従って、その後のフォト リソグラフィ工程が困難になることはない。以上のよう に、この製造方法を用いることにより、安定した、歩留 まりの良好な製造工程を得ることができる。

【0081】実施例10.この発明の第10の実施例に ついて説明する。図15は本実施例による半導体装置の 製造方法を工程順に示す断面図である。半導体(GaA s) 基板1上には、In0.5 Ga0.5 Pからなるエッチ ングストップ層 1 b 及び厚さ 5 ~ 1 0 μ mのG a A s エ ピタキシャル層 1 a が順に積層されており、G a A s エ ピタキシャル層1a表面には半導体素子が形成されてい る。まず、フォトレジストをマスクとして、エピタキシ ャル層1aのチップ分離溝領域をその表面側から硫酸・ 過酸化水素系エッチャント (例えば、H2 SO4: H2 O2:H2O=3:1:1) を用いてエッチングする。 このエッチングは、上記エッチングストップ層1bが露 出した時点で自動的に停止するから、その底面がエッチ ングストップ層1bの表面であるチップ分離溝2が形成 される。次に、蒸着またはスパッタリングデポジッショ ンを用いて、上記チップ分離溝を含むエピタキシャル層 の表面側の全面に全膜厚が250~500 nmのTi/ Au積層膜を被着させ、上記フォトレジストを除去する ことにより、チップ分離溝2内に上記積層膜からなる溝 内金属層5を形成する。この後、ワックス6を用いて上 記エピタキシャル層表面にガラス板7を貼り付ける(図 15(a))。半導体(GaAs) 基板1をその裏面側か ら研磨または薄板化加工し、その厚さを15 µm程度ま で薄板化した後、残った半導体基板1を上記硫酸・過酸 化水素系エッチャントを用いてエッチング除去する(図 15(b))。このエッチングも上記のようにエッチング ストップ層1 b が露出した時点で自動的に停止する。す なわち、半導体基板1のみを選択的に除去できる。次 に、塩酸系エッチャント(例えば、HC1:H2 O= 3:2) を用いて、In0.5 Ga0.5 Pエッチングスト ップ層1 b をエッチングする。このエッチングにおいて は、エッチングストップ層1bのみがエッチングされ、 GaAsエピタキシャル層1aはエッチングされないた め、露出した溝内金属層の底面とエピタキシャル層1 a の裏面は同一平面をなす(図15(c))。この後、エピ タキシャル層裏面に露出している第1溝内金属層の下層 であるTi層をエッチング除去して、全面に給電層11

[0083]

15(b))。このエッチングも上記のようにエッチングストップ層1bが露出した時点で自動的に停止する。すなわち、半導体基板1のみを選択的に除去できる。次に、塩酸系エッチャント(例えば、HCl: H2O=3:2)を用いて、In0.5 Ga0.5 Pエッチングストップ層1bをエッチングする。このエッチングにおいては、エッチングストップ層1bのみがエッチングされ、GaAsエピタキシャル層1aはエッチングされないため、露出した溝内金属層の底面とエピタキシャル層1aはアチングされないため、露出した溝内金属層の底面とエピタキシャル層1aを形成する工程と、上記半導体基板の裏面を研磨または薄板化加工した後に得られる該半導体基板の再定の厚さ以下となるように形成する工程と、該第1チップ分離溝の内面に第1の溝内金属層を形成する工程と、上記半導体基板の裏面を研磨または薄板化加工し、その厚さを上記所定の厚さとする工程タキシャル層裏面に露出している第1溝内金属層の下層であるTi層をエッチング除去して、全面に給電層11を形成し、さらに電解メッキによってAuまたはCuかがのし、第2のチップ分離溝を形成することにより上記

記半導体装置において、上記PHS層のバリは半導体チ ップ直下のPHS層の裏面より突出することはない。従 って、この半導体装置を後にチップキャリアに実装する

工程において、PHS層とチップキャリアとの密着性を 良好なものとすることができる。すなわち、良好な放熱

54

性を有し、信頼性の高い半導体装置を得ることができ る。

半導体基板を複数の上記半導体チップに分離する工程 と、該第2チップ分離溝の内面に、PHS層を構成する 金属より硬い金属からなる第2の溝内金属層を形成する 工程と、上記第2チップ分離溝を含む上記半導体基板の 裏面側の全面に、放熱のための金属層であるPHS層を 形成する工程と、上記第1チップ分離溝内において上記 第1溝内金属層、上記第2溝内金属層及び上記PHS層 を切断することにより、各々上記半導体チップと、その 裏面側に設けられた上記PHS層とからなる複数の半導 体装置を形成する工程とを含むので、PHS層形成工程 10 からチップ分離溝領域の各金属層を切断する工程までの 半導体チップ間の機械的結合の強度が良好となる。ま た、第1溝内金属層の厚さを1μm以下と薄くすること が可能であり、これによって半導体基板表面の周縁領域 において前述のメッキ突起のような厚い金属の突起が形 成されることはなくなり、この突起に起因するガラス板 貼り付け時の半導体基板のクラック発生も防止できる。 さらに、第1溝内金属層が半導体基板裏面の研磨または 薄板化加工によって破れたり、半導体基板裏面に突出す ることにより、その後のフォトリソグラフィ工程が困難 20 になることはない。以上のように、この製造方法を用い ることにより、安定した、歩留まりの良好な、半導体装 置の製造が可能となる。また、PHS層裏面のチップ分 離溝領域には、上記第2チップ分離溝の深さ程度の窪み ができており、これによってこの領域の金属層を切断す る工程において、PHS層に発生するバリの半導体チッ プ領域のPHS層裏面からの突出の程度を低減できる。 従って、上記半導体装置を後にチップキャリアに実装す る工程におけるPHS層とチップキャリアとの密着性 は、従来技術として既に説明した、PHS層のバリが完 全にその裏面に突出している場合より良好なものとする ことができる。すなわち、良好な放熱性を有し、信頼性 の高い半導体装置を得ることができる。

【0084】この発明(請求項2)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項1) において、上記PHS層を形成する工程が、上記 半導体基板の裏面側の上記第2チップ分離溝以外の領域 内に放熱のための金属層である第1のPHS層を形成し た後、該第1PHS層を含む半導体基板の裏面側の全面 に放熱のための金属層である第2のPHS層を形成する ものであるので、半導体チップ間の機械的結合の強度が 増し、半導体基板表面周縁領域における金属の突起の形 成がなく、これによる半導体基板におけるクラックの発 生も防止でき、半導体基板裏面の研磨または薄板化加工 による第1溝内金属層の破損または半導体基板裏面への 突出もない。このように、この製造方法を用いることに より、安定した、歩留まりの良好な、半導体装置の製造 が可能となる。さらに、チップ分離溝領域の金属層を切 断する際に発生する第2PHS層のバリをチップ分離溝 領域の窪み内に納めることが可能となる。すなわち、上 50 た、歩留まりの良好な、半導体装置の製造が可能とな

【0085】この発明(請求項3)に係る半導体装置の 製造方法によれば、その表面に複数の半導体素子が形成 された半導体基板の所要の位置に、該半導体基板を各々 1つの上記半導体素子を有する複数の半導体チップに分 離するための第1のチップ分離溝を、その深さが上記半 導体基板の裏面を研磨または薄板化加工した後に得られ る該半導体基板の所定の厚さ以下となるように形成する 工程と、該第1チップ分離溝の内面に第1の溝内金属層 を形成する工程と、上記半導体基板の裏面を研磨または 薄板化加工し、その厚さを上記の所定の厚さとする工程 と、上記第1チップ分離溝に対応する上記半導体基板の 裏面の領域を上記第1溝内金属層が露出するまでエッチ ングし、第2のチップ分離溝を形成することにより上記 半導体基板を複数の上記半導体チップに分離する工程 と、該第2チップ分離溝の内面に、PHS層を構成する 金属より硬い金属からなる第2の溝内金属層を形成する 工程と、上記半導体基板の裏面側の第2チップ分離溝が 形成された領域に、PHS層を構成する金属より硬い金 属からなり、その厚さがPHS層と同程度である硬質金 属層を形成する工程と、上記半導体基板の裏面側の全面 に放熱のための金属層であるPHS層を形成する工程 と、上記PHS層の裏面を上記硬質金属層の裏面が露出 するまで研磨または薄板化加工し、平坦化する工程と、 上記第1チップ分離溝内において上記第1溝内金属層、 上記第2溝内金属層及び上記硬質金属層を切断すること により、各々上記半導体チップと、その裏面に設けられ た上記PHS層と、該PHS層の側面全周に突出して設 けられた上記硬質金属層からなる複数の半導体装置を形 成する工程とを含むので、PHS層形成工程からチップ 分離溝領域の各金属層を切断する工程までの半導体チッ プ間の機械的結合の強度が良好となる。また、第1溝内 金属層の厚さを1μm以下と薄くすることが可能であ り、これによって半導体基板表面の周縁領域において前 述のメッキ突起のような厚い金属の突起が形成されるこ とはなくなり、この突起に起因するガラス板貼り付け時 の半導体基板のクラック発生も防止できる。さらに、半 導体基板裏面の研磨または薄板化加工時に第1溝内金属

層が半導体基板裏面に露出することがない。従って、第

1 溝内金属層がこの研磨または薄板化加工によって破れ

たり、半導体基板裏面に突出することにより、その後の

フォトリソグラフィ工程が困難になることはない。以上 のように、この製造方法を用いることにより、安定し

る。また、チップ分離溝領域の金属層を切断する工程において、この硬質金属層に発生するバリはPHS層を直接切断することによって発生するバリより小さく、上記切断工程後に得られる半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密着性はPHS層のバリがその裏面に突出している場合より良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0086】この発明(請求項4)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項3) において、上記第2溝内金属層を形成する工程の 後、上記硬質金属層を形成する工程の前に、上記半導体 基板の裏面側の全面に、上記硬質金属層を構成する金属 より軟らかい金属からなり、上記硬質金属層の切断を容 易にするための緩衝金属層を形成する工程を含むので、 半導体チップ間の機械的結合の強度が増し、半導体基板 表面周縁領域における金属の突起の形成がなく、これに よる半導体基板におけるクラックの発生も防止でき、半 導体基板裏面の研磨または薄板化加工による第1溝内金 20 属層の破損または半導体基板裏面への突出もない。さら に、軟らかい金属からなる上記緩衝金属層が形成されて いるため、チップ分離溝領域の金属層を切断する際、そ の切断は容易となる。このように、この製造方法を用い ることにより、安定した、歩留まりの良好な、半導体装 置の製造が可能となる。さらに、チップ分離溝領域の金 属層を切断する際に、この領域の硬質金属層に発生する バリはPHS層を直接切断することによって発生するバ リより小さく、上記切断工程後に得られる半導体装置を 後にチップキャリアに実装する工程において、PHS層 とチップキャリアとの密着性はPHS層のバリがその裏 面に突出している場合より良好なものとすることができ る。従って、良好な放熱性を有し、信頼性の高い半導体 装置を得ることができる。

【0087】この発明(請求項5)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項3) において、上記第2チップ分離溝を形成する工程 が、上記硬質金属層の厚さより厚いレジストを上記半導 体基板の裏面の上記第1チップ分離溝に対応する領域以 外の領域に形成し、該レジストをマスクとして上記第1 溝内金属層が露出するまで、上記半導体基板をエッチン グするものであり、上記第2溝内金属層を形成する工程 は、上記レジストをマスクとして上記第2溝内金属層を 選択メッキにより上記第2チップ分離溝内面に形成する ものであり、上記第2溝内金属層を形成する工程の後、 上記硬質金属層を形成する工程の前に、上記レジストを マスクとして、上記第2溝内金属層の裏面に、上記硬質 金属層を構成する金属より軟らかい金属からなり、上記 硬質金属層の切断を容易にするための緩衝金属層を選択 メッキにより形成する工程を含み、上記硬質金属層を形 50 56

成する工程が、上記レジストをマスクとして上記硬質金 属層を選択メッキにより上記第2溝内金属層の裏面に形 成した後、上記レジストを除去するものであるので、半 導体チップ間の機械的結合の強度が増し、半導体基板表 面周縁領域における金属の突起の形成がなく、これによ る半導体基板におけるクラックの発生も防止でき、半導 体基板裏面の研磨または薄板化加工による第1 溝内金属 層の破損または半導体基板裏面への突出もない。さら に、チップ分離溝領域の金属層を切断する際、その切断 は容易となる。以上のように、この製造方法を用いるこ とにより、安定した、歩留まりの良好な、半導体装置の 製造が可能となる。さらに、チップ分離溝領域の金属層 を切断する際に、この領域の硬質金属層に発生するバリ はPHS層を直接切断することによって発生するバリよ り小さく、上記半導体装置を後にチップキャリアに実装 する工程において、PHS層とチップキャリアとの密着 性はPHS層のバリがその裏面に突出している場合より 良好なものとすることができる。従って、良好な放熱性 を有し、信頼性の高い半導体装置を得ることができる。 【0088】この発明(請求項6)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項3ないし5のいずれか)において、上記硬質金属層

が、Au-Sn合金からなるものであるので、上記のように半導体チップ間結合の機械的強度が優れており、半導体基板表面周縁領域の金属の突起形成もないため、半導体基板のクラックの発生も防止でき、半導体基板裏面の研磨または薄板化加工時の第1溝内金属層の破損や半導体基板裏面へのこの金属層の突出もない。さらに、上記硬質金属層を切断する際にその切断面に発生するバリは、半導体装置をチップキャリアに実装する際、300℃程度に加熱することにより溶融してしまい、PHS層とチップキャリアの密着性を劣化させることはない。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0089】この発明(請求項7)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項1ないし5のいずれか)において、上記第1溝内金属 層が、Ti層、Pd層及びAu層が順に積層されてなる ものであり、上記第2溝内金属層を形成する工程が、上 記第2チップ分離溝内に露出した上記第1溝内金属層の 最下層であるTi層をエッチング除去して上記Pd層を 露出させた後、該Pd層を活性化層として用いたNi系 無電解メッキによりNiまたはNi系合金からなる第2 溝内金属層を形成するものであるので、上記のように半 導体チップ間結合の機械的強度が優れており、半導体基 板表面周縁領域の金属の突起形成もないため、半導体基 板のクラックの発生も防止でき、半導体基板裏面の研磨 または薄板化加工時の第1溝内金属層の破損や半導体基 板裏面へのこの金属層の突出もない。さらに、容易にN iまたはNi系合金からなる第2溝内金属層を形成する

ことができる。以上のように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体装置の 製造が可能となる。

【0090】この発明(請求項8)に係る半導体装置の 製造方法によれば、その表面に複数の半導体素子が形成 された半導体基板の所要の位置に、該半導体基板を各々 1つの上記半導体素子を有する複数の半導体チップに分 離するための第1のチップ分離溝を、その深さが上記半 導体基板の裏面を研磨または薄板化加工した後に得られ る該半導体基板の所定の厚さ以下となるように形成する 工程と、該第1チップ分離溝の内面に第1の溝内金属層 を形成する工程と、上記半導体基板の裏面を研磨または 薄板化加工し、その厚さを上記の所定の厚さとする工程 と、上記半導体基板の裏面の全面に第1の給電層を形成 した後、該第1給電層裏面の上記第1チップ分離溝に対 応する領域以外の領域に電解メッキにより放熱のための 金属層である第1のPHS層を形成する工程と、該第1 PHS層をマスクとして、上記第1給電層及び上記半導 体基板を裏面側から上記第1溝内金属層が露出するまで エッチングして第2のチップ分離溝を形成することによ り上記半導体基板を複数の上記半導体チップに分離する 工程と、上記半導体基板の裏面側の上記第1 PHS層及 び上記第2チップ分離溝を含む全面に第2の給電層を形 成する工程と、上記第2給電層の裏面の全面に電解メッ キにより第2のPHS層を形成する工程と、上記第1チ ップ分離溝内において上記第1溝内金属層、上記第2給 電層及び上記第2PHS層を切断することにより、各々 上記半導体チップと、その裏面側に設けられた上記第1 及び第2PHS層とからなる複数の半導体装置を形成す る工程とを含むので、半導体チップ間の機械的結合の強 度が増し、半導体基板表面周縁領域における金属の突起 の形成がなく、これによる半導体基板におけるクラック の発生も防止でき、半導体基板裏面の研磨または薄板化 加工による第1溝内金属層の破損または半導体基板裏面 への突出もない。以上のように、この製造方法を用いる ことにより、安定した、歩留まりの良好な、半導体装置 の製造が可能となる。さらに、チップ分離溝領域の金属 層を切断する際に発生する第2PHS層のバリをチップ 分離溝領域の窪み内に納めることが可能となる。すなわ ち、上記半導体装置において、上記PHS層のバリは半 導体チップ直下のPHS層の裏面より突出することはな い。従って、この半導体装置を後にチップキャリアに実 装する工程において、PHS層とチップキャリアとの密 着性を良好なものとすることができる。従って、良好な 放熱性を有し、信頼性の高い半導体装置を得ることがで

【0091】この発明(請求項9)に係る半導体装置の 製造方法によれば、上記の半導体装置の製造方法(請求 項8)において、上記第1給電層が、Ti及びAuが順 に積層されてなるものであり、上記第1給電層及び上記 50 58

半導体基板をエッチングする工程が、上記第1給電層を 湿式エッチングにより除去した後上記半導体基板をエッ チングするものであるので、PHS層が半導体基板裏面 全面に形成されることにより、半導体チップ間の機械的 結合の強度が増し、半導体基板表面周縁領域における金 属の突起の形成がなく、これによる半導体基板における クラックの発生も防止でき、半導体基板裏面の研磨また は薄板化加工による第1溝内金属層の破損または半導体 基板裏面への突出もない。さらに、上記第1給電層は、 蒸着またはスパッタリングデポジッションによって容易 に形成でき、また、この第1給電層と半導体基板との密 着性は良好なものとなり、また、この上にAuを電解メ ッキすることにより、PHS層を容易に形成することが できる。以上のように、この製造方法を用いることによ り、安定した、歩留まりの良好な、半導体装置の製造が 可能となる。さらに、チップ分離溝領域の金属層を切断 する際に発生する第2PHS層のバリをチップ分離溝領 域の窪み内に納めることが可能となる。すなわち、上記 半導体装置において、上記PHS層のバリは半導体チッ プ直下のPHS層の裏面より突出することはない。従っ 20 て、この半導体装置を後にチップキャリアに実装する工 程において、PHS層とチップキャリアとの密着性を良 好なものとすることができる。これにより、良好な放熱 性を有し、信頼性の高い半導体装置を得ることができ

【0092】この発明(請求項10)に係る半導体装置 の製造方法によれば、上記の半導体装置の製造方法(請 求項8または9)において、上記第2給電層が、Niま たはNi-Pからなり、その膜厚は3ないし5μmであ るので、半導体チップ間の機械的結合の強度が増し、半 導体基板表面周縁領域における金属の突起の形成がな く、これによる半導体基板におけるクラックの発生も防 止でき、半導体基板裏面の研磨または薄板化加工による 第1溝内金属層の破損または半導体基板裏面への突出も ない。さらに、第2PHS層の半導体基板表面側に存在 する第2給電層が、通常PHS層を構成するAuまたは Cuより硬いNiまたはNi-Pからなるものであるか ら、チップ分離溝領域の金属層を切断する工程におい て、PHS層の切断面に発生する半導体基板表面側へP HS金属が突出したものであるカエリを抑制することが できる。以上のように、この製造方法を用いることによ り、安定した、歩留まりの良好な、半導体装置の製造が 可能となる。さらに、チップ分離溝領域の金属層を切断 する際に発生する第2PHS層のバリをチップ分離溝領 域の窪み内に納めることが可能となる。すなわち、上記 半導体装置において、上記PHS層のバリは半導体チッ プ直下のPHS層の裏面より突出することはない。従っ て、この半導体装置を後にチップキャリアに実装する工 程において、PHS層とチップキャリアとの密着性を良 好なものとすることができる。これにより、良好な放熱

性を有し、信頼性の高い半導体装置を得ることができる。

【0093】この発明(請求項11)に係る半導体装置 の製造方法によれば、その表面に複数の半導体素子が形 成された半導体基板の所要の位置に、該半導体基板を各 々1つの上記半導体素子を有する複数の半導体チップに 分離するための第1のチップ分離溝を、その深さが上記 半導体基板の裏面を研磨または薄板化加工した後に得ら れる該半導体基板の所定の厚さ以下となるように形成す る工程と、該第1チップ分離溝の内面に第1の溝内金属 層を形成する工程と、上記半導体基板の裏面を研磨また は薄板化加工し、その厚さを上記の所定の厚さとする工 程と、上記半導体基板の裏面の全面に第1の給電層を形 成した後、該第1給電層裏面の上記第1チップ分離溝に 対応する領域以外の領域に電解メッキによりメッキ金属 層を形成する工程と、該メッキ金属層をマスクとして、 上記第1給電層及び上記半導体基板を裏面側から上記第 1 溝内金属層が露出するまでエッチングすることにより 第2のチップ分離溝を形成し、上記半導体基板を複数の 上記半導体チップに分離する工程と、上記第2チップ分 離溝を含む上記半導体基板の裏面側の全面に第2の給電 層を形成した後、該第2給電層の裏面の全面に、第2の 構内金属層を構成する金属より軟らかい金属からなり、 上記第2溝内金属層の切断を容易にするための緩衝金属 層を形成する工程と、上記緩衝金属層裏面の上記第2チ ップ分離溝領域に、PHS層を構成する金属より硬い金 属からなる第2の溝内金属層を形成する工程と、上記緩 衝金属層裏面の上記第2チップ分離溝領域以外の領域 に、放熱のための金属層である第1のPHS層を形成す る工程と、上記第2溝内金属層及び上記第1PHS層の 裏面の全面に放熱のための金属層である第2のPHS層 を形成する工程と、上記第1チップ分離溝内において上 記第1溝內金属層、上記第2給電層、上記緩衝金属層及 び上記第2PHS層を切断することにより、各々上記半 導体チップと、その裏面側に設けられた上記第1及び第 2 PHS層とからなる複数の半導体装置を形成する工程 とを含むので、半導体チップ間の機械的結合の強度が増 し、半導体基板表面周縁領域における金属の突起の形成 がなく、これによる半導体基板におけるクラックの発生 も防止でき、半導体基板裏面の研磨または薄板化加工に よる第1溝内金属層の破損または半導体基板裏面への突 出もない。さらに、第2PHS層の半導体基板表面側に 存在する第2溝内金属層により、PHS層の切断面に発 生する半導体基板表面側へのカエリを抑制することがで きる。また、上記緩衝金属層により、チップ分離溝領域 における金属層の切断も容易である。以上のように、こ の製造方法を用いることにより、安定した、歩留まりの 良好な、半導体装置の製造が可能となる。さらに、チッ プ分離溝領域の金属層を切断する際に発生する第2PH S層のバリをチップ分離溝領域の窪み内に納めることが 60

可能となる。すなわち、上記半導体装置において、上記 PHS層のバリは半導体チップ直下のPHS層の裏面よ り突出することはない。従って、この半導体装置を後に チップキャリアに実装する工程において、PHS層とチ ップキャリアとの密着性を良好なものとすることができ る。これにより、良好な放熱性を有し、信頼性の高い半 導体装置を得ることができる。また、PHS層を構成す る金属より硬い金属からなる第2溝内金属層が第2チッ プ分離溝領域にのみ形成されているため、半導体チップ からPHS層への放熱性を劣化させことなく、PHS層 の切断面におけるカエリの発生を防止することができ る。。

【0094】この発明(請求項12)に係る半導体装置 の製造方法によれば、その表面に複数の半導体素子が形 成された半導体基板の所要の位置に、該半導体基板を各 々1つの上記半導体素子を有する複数の半導体チップに 分離するための第1のチップ分離溝を、その深さが上記 半導体基板の裏面を研磨または薄板化加工した後に得ら れる該半導体基板の所定の厚さ以下となるように形成す る工程と、該第1チップ分離溝の内面に第1の溝内金属 層を形成する工程と、上記半導体基板の裏面を研磨また は薄板化加工し、その厚さを上記の所定の厚さとする工 程と、上記半導体基板の裏面の全面に給電層を形成した 後、該給電層裏面の上記第1チップ分離溝に対応する領 域以外の領域に電解メッキにより放熱のための金属層で あるPHS層を形成する工程と、該PHS層をマスクと して、上記給電層及び上記半導体基板を裏面側から上記 第1溝内金属層が露出するまでエッチングすることによ り第2のチップ分離溝を形成し、上記半導体基板を複数 の上記半導体チップに分離する工程と、上記半導体基板 の裏面側の全面にセラミックペーストの塗布及び乾燥を 行い、上記第2チップ分離溝内及び該第2チップ分離溝 領域の上記PHS層間に上記セラミックペーストを充填 する工程と、上記セラミックペーストを上記PHS層の 裏面が露出するまで研磨または薄板化加工し、平坦化す る工程と、上記セラミックペーストを熱処理によりキュ アし、セラミック層を形成する工程と、上記第1チップ 分離溝内において上記第1溝内金属層及び上記セラミッ ク層を切断することにより、各々上記半導体チップと、 その裏面側に設けられたPHS層と、該PHS層の側面 全周に突出して設けられた上記セラミック層からなる複 数の半導体装置を形成する工程とを含むので、PHS層 形成工程からチップ分離溝領域の各金属層を切断する工 程までの半導体チップ間の機械的結合の強度が良好とな る。また、第1溝内金属層に機械的強度を持たせる必要 がないため、第1溝内金属層の厚さを1μm以下と薄く することが可能であり、これによって半導体基板表面の 周縁領域において前述のメッキ突起のような厚い金属の 突起が形成されることはなくなり、この突起に起因する ガラス板貼り付け時の半導体基板のクラック発生も防止 できる。さらに、第1溝内金属層が半導体基板裏面の研磨または薄板化加工によって半導体基板裏面に露出することがない。従って、第1溝内金属層がこの研磨または薄板化加工によって破れたり、半導体基板裏面に突出することにより、その後のフォトリソグラフィ工程が困難になることはない。以上のように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体を固の製造が可能となる。また、半導体基板裏面側のチップ分離溝領域の金属層及びセラミック層を切断する工程において、このセラミック層にはバリは発生しないため、上記切断工程後に得られる半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密着性を良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0095】この発明(請求項13)に係る半導体装置 の製造方法によれば、半導体基板上にエッチングストッ プ層を介して形成され、その表面に複数の半導体素子が 形成されたエピタキシャル成長層の所要の位置に、該エ ピタキシャル層を各々1つの上記半導体素子を有する複 20 数の半導体チップに分離するためのチップ分離溝を、上 記エッチングストップ層が露出するまで上記エピタキシ ャル層をエッチングすることにより形成する工程と、該 チップ分離溝の内面に溝内金属層を形成する工程と、上 記半導体基板を上記エッチングストップ層が露出して自 動的に停止するエッチングにより除去する工程と、上記 エッチングストップ層を除去し、上記エピタキシャル成 長層の裏面に上記溝内金属層を露出させる工程と、上記 エピタキシャル成長層の裏面の全面に放熱のための金属 層であるPHS層を形成する工程と、上記分離溝内にお いて上記溝内金属層及び上記PHS層を切断することに より、各々上記半導体チップと、その裏面側に設けられ たPHS層とからなる複数の半導体装置を形成する工程 とを含むので、PHS層形成工程からチップ分離溝領域 の各金属層を切断する工程までの半導体チップ間の機械 的結合の強度が良好となる。また、溝内金属層に機械的 強度を持たせる必要がない。従って、溝内金属層の厚さ を1 μm以下と薄くすることが可能であり、これによっ て半導体基板表面の周縁領域において前述のメッキ突起 のような厚い金属の突起が形成されることはなくなり、 この突起に起因するガラス板貼り付け時の半導体基板の クラック発生も防止できる。さらに、溝内金属層底面が 半導体基板裏面に露出する段階で破れたり、半導体基板 裏面に突出することはなく、従って、その後のフォトリ ソグラフィ工程が困難になることはない。以上のよう に、この製造方法を用いることにより、安定した、歩留 まりの良好な、半導体装置の製造が可能となる。

【0096】この発明(請求項14)に係る半導体装置の製造方法によれば、上記の半導体装置の製造方法(請求項1ないし6または8ないし13のいずれか)におい 50

62

て、上記第1構内金属層が、Ti層及びAu層が積層されてなるものであり、上記第2チップ分離溝を形成する工程が、上記半導体基板をエッチングした後、露出した上記第1溝内金属層の上記Ti層をエッチングにより除去し、上記Au層を上記第2チップ分離溝内に露出させるものであるので、上記第1溝内金属層と半導体基板との密着性は良好なものとなる。また、第2チップ分離溝のエッチング後、Ti層のみを選択的にエッチングすることが容易である。さらに、このTi層のエッチングすることが容易である。さらに、このTi層のエッチング後、第2チップ分離溝内に露出するAu層裏面に第2溝内金属層をメッキにより形成することは、容易である。このように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体装置の製造が可能となる。

【0097】この発明(請求項15)に係る半導体装置の製造方法によれば、上記の半導体装置の製造方法(請求項1ないし14のいずれか)において、上記PHS層、上記第1PHS層または上記第2PHS層が、AuまたはCuからなるものであるので、半導体チップからチップキャリアへの放熱性が良好となる。

【0098】この発明(請求項16)に係る半導体装置の製造方法によれば、上記の半導体装置の製造方法(請求項1ないし7、11、14または15のいずれか)において、上記第2溝内金属層または上記硬質金属層が、NiまたはNi-P合金からなるものであるので、チップ分離溝領域の金属層切断工程におけるバリ及びカエリの発生を抑制するとともに、半導体チップ間の機械的結合強度を強化することができる。また、NiまたはNi-P合金からなる層の表面は置換型無電解メッキによりAuに置き換えることができるため、この後この層の表面にAu層をメッキすることは容易であり、これら2層の密着性も良好となる。このように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体装置の製造が可能となる。

【0099】この発明(請求項17)に係る半導体装置の製造方法によれば、上記の半導体装置の製造方法(請求項4、5、11または14ないし16のいずれか)において、上記メッキ金属層または上記緩衝金属層が、AuまたはCuからなるものであるので、チップ分離溝領域の金属層を切断する工程において、切断が容易となる。このように、この製造方法を用いることにより、安定した、歩留まりの良好な、半導体装置の製造が可能となる。

【0100】この発明(請求項18)に係る半導体装置によれば、複数の半導体素子が形成されている半導体基板の表面に第1のチップ分離溝を、該第1チップ分離溝の内面に第1の溝内金属層を形成し、上記半導体基板の裏面を研磨または薄板化加工することによりその厚さを所定の厚さとし、上記半導体基板の裏面に、上記第1溝内金属層の底面が露出するように第2のチップ分離溝を、該第2チップ分離溝の内面に第2の溝内金属層を形

成した後、上記半導体基板の裏面側の全面に、放熱のた めの金属層であるPHS層を形成し、上記第1チップ分 離溝内において上記第1溝内金属層、上記第2溝内金属 層及び上記PHS層を切断することにより作製されてな り、1つの上記半導体チップと、その裏面側に、その側 面より外側に突出して設けられた上記PHS層とを備 え、上記PHS層の外周部分の高さは、該PHS層の中 央部分の高さより上記第2溝内金属層をその内面に有す る上記第2チップ分離溝の深さの分だけ高いので、第1 溝内金属層に機械的強度を持たせる必要が無い。 従っ て、第1溝内金属層の厚さを1μm以下と薄くすること が可能であり、これによって半導体基板表面の周縁領域 において前述のメッキ突起のような厚い金属の突起が形 成されることはなくなり、この突起に起因するガラス板 貼り付け時の半導体基板のクラック発生も防止できる。 また、PHS層のチップ分離溝領域には、窪みができて おり、PHS層に発生するバリのPHS層裏面からの突 出の程度を低減できる。従って、上記半導体装置を後に チップキャリアに実装する工程におけるPHS層とチッ プキャリアとの密着性は、従来技術として既に説明し た、PHS層のバリが完全にその裏面に突出している場 合より良好なものとすることができる。これにより、良 好な放熱性を有し、信頼性の高い半導体装置を得ること ができる。

【0101】この発明(請求項19)に係る半導体装置 によれば、上記の半導体装置(請求項18)において、 上記PHS層が、上記半導体基板の裏面側の上記第2チ ップ分離溝以外の領域に第1のPHS層を形成した後、 該第1 P H S 層を含む半導体基板の裏面側の全面に第2 のPHS層を形成してなるものであり、1つの上記半導 体チップと、その裏面側に設けられた上記第1 P H S 層 と、該第1PHS層の裏面側及び側面側に設けられ、上 記半導体チップの側面より外側に突出した上記第2PH S層とを備え、上記第2PHS層の外周部分の高さは、 上記第2 P H S 層の中央部分の高さより上記第1 P H S 層の厚さと上記第2溝内金属層をその内面に有する上記 第2チップ分離溝の深さを合わせた分だけ高いので、半 導体基板表面周縁領域における金属の突起の形成がな く、これによる半導体基板におけるクラックの発生を防 止できる。さらに、第2PHS層の裏面は、チップ分離 40 溝領域では窪んでいる。従って、第2PHS層のバリを 上記の窪み内に納めることが可能となる。すなわち、上 記切断工程後に得られる半導体チップとその裏面に形成 されたPHS層からなる半導体装置において、上記PH S層のバリは半導体チップ直下のPHS層の裏面より突 出することはない。従って、この半導体装置を後にチッ プキャリアに実装する工程において、PHS層とチップ キャリアとの密着性を良好なものとすることができる。 従って、良好な放熱性を有し、信頼性の高い半導体装置 を得ることができる。

64

【0102】この発明(請求項20)に係る半導体装置 によれば、複数の半導体素子が形成されている半導体基 板の表面に第1のチップ分離溝を、該第1チップ分離溝 の内面に第1の溝内金属層を形成し、上記半導体基板の 裏面を研磨または薄板化加工することによりその厚さを 所定の厚さとし、上記半導体基板の裏面に、上記第1構 内金属層の底面が露出するように第2のチップ分離溝 を、該第2チップ分離溝の内面に第2の溝内金属層を形 成した後、上記半導体基板の裏面側の第2チップ分離溝 10 が形成された領域に、PHS層を構成する金属より硬い 金属からなり、その厚さがPHS層とほぼ同じである硬 質金属層を形成し、上記半導体基板の裏面側の全面に放 熱のための金属層であるPHS層を形成した後、上記P HS層の裏面を上記硬質金属層の裏面が露出するまで研 磨または薄板化加工して平坦化し、上記第1チップ分離 溝内において上記第1溝内金属層、上記第2溝内金属層 及び上記硬質金属層を切断することにより作製されてな り、1つの上記半導体チップと、その裏面側に設けられ た上記PHS層と、該PHS層の側面全周に突出して設 けられた上記硬質金属層とを備えたので、第1溝内金属 層に機械的強度を持たせる必要がない。従って、第1溝 内金属層の厚さを1μm以下と薄くすることが可能であ り、これによって半導体基板表面の周縁領域において前 述のメッキ突起のような厚い金属の突起が形成されるこ とはなくなり、この突起に起因するガラス板貼り付け時 の半導体基板のクラック発生も防止できる。また、半導 体基板裏面側のチップ分離溝領域には、上記のように硬 質金属層が形成されているから、この領域の金属層を切 断する際に、この硬質金属層に発生するバリはPHS層 を直接切断することによって発生するバリより小さく、 この半導体装置を後にチップキャリアに実装する工程に おいて、PHS層とチップキャリアとの密着性はPHS 層のバリがその裏面に突出している場合より良好なもの とすることができる。従って、良好な放熱性を有し、信 頼性の高い半導体装置を得ることができる。

【0103】この発明(請求項21)に係る半導体装置 によれば、上記の半導体装置(請求項20)において、 上記硬質金属層が、Au-Sn合金からなるものである ので、上記のように、半導体基板表面周縁領域の金属の 突起形成がないため、半導体基板のクラックの発生を防 止できる。さらに、上記硬質金属層を切断する際にその 切断面に発生するバリは、この硬質金属層がAu-Sn 合金からなるものであるため、半導体装置をチップキャ リアに実装する際、300℃程度に加熱することにより 容融してしまい、PHS層とチップキャリアの密着性を 劣化させることはない。従って、良好な放熱性を有し、 信頼性の高い半導体装置を得ることができる。

【0104】この発明(請求項22)に係る半導体装置 によれば、複数の半導体素子が形成されている半導体基 50 板の表面に第1のチップ分離溝を、該第1チップ分離溝 の内面に第1の溝内金属層を形成し、上記半導体基板の 裏面を研磨または薄板化加工することによりその厚さを 所定の厚さとし、上記第1チップ分離溝に対応する上記 半導体基板の裏面側の領域以外の領域に放熱のための金 属層である第1のPHS層を形成した後、該第1PHS 層をマスクとして、上記半導体基板を裏面側から上記第 1溝内金属層の底面が露出するまでエッチングすること により第2のチップ分離溝を形成し、上記半導体基板の 裏面側の全面に第2のPHS層を形成した後、上記第1 チップ分離溝内において上記第1溝内金属層及び上記第 2 PHS層を切断することにより作製されてなり、1つ の上記半導体チップと、その裏面側に設けられた上記第 1 PHS層と、該第1 PHS層の裏面側及び側面側に設 けられ、上記半導体チップの側面より外側に突出した上 記第2PHS層とを備え、上記第2PHS層の外周部分 の高さは、上記第2PHS層の中央部分の高さより上記 第1PHS層の厚さと上記第2チップ分離溝の深さを合 わせた分だけ高いので、第1溝内金属層の厚さを1μm 以下と薄くすることが可能であり、半導体基板表面周縁 領域における金属の突起の形成がなく、これによる半導 20 体基板におけるクラックの発生が防止できる。さらに、 第2PHS層の裏面は、チップ分離溝領域では窪んでい る。従って、第2 P H S 層のバリを上記の窪み内に納め ることが可能となる。すなわち、この半導体装置におい て、上記PHS層のバリは半導体チップ直下のPHS層 の裏面より突出することはない。従って、この半導体装 置を後にチップキャリアに実装する工程において、PH S層とチップキャリアとの密着性を良好なものとするこ とができる。これにより、良好な放熱性を有し、信頼性 の高い半導体装置を得ることができる。

【0105】この発明(請求項23)に係る半導体装置 によれば、複数の半導体素子が形成されている半導体基 板の表面に、第1のチップ分離溝を、該第1チップ分離 溝の内面に第1の溝内金属層を形成し、上記半導体基板 の裏面を研磨または薄板化加工することによりその厚さ を所定の厚さとし、上記第1チップ分離溝に対応する上 記半導体基板の裏面の領域以外の領域にメッキ金属層を 形成した後、該メッキ金属層をマスクとして、上記半導 体基板を上記第1溝内金属層の底面が露出するまでエッ チングすることにより第2のチップ分離溝を形成し、上 記半導体基板の裏面側の全面に、第2の溝内金属層を構 成する金属より軟らかい金属からなる緩衝金属層を形成 した後、該緩衝金属層裏面の上記第2チップ分離溝領域 に、PHS層を構成する金属より硬い金属からなる第2 溝内金属層を形成し、上記緩衝金属層裏面の上記第2チ ップ分離溝領域以外の領域に、第1のPHS層を形成し た後、上記第2溝内金属層及び上記第1 PHS層の裏面 の全面に第2のPHS層を形成し、上記第1チップ分離 構内において上記第1溝内金属層、上記緩衝金属層、上 記第2溝内金属層及び上記第2PHS層を切断すること 50 うな厚い金属の突起が形成されることはなくなり、この

により作製されてなり、1つの上記半導体チップと、そ の裏面側に設けられた緩衝金属層と、該緩衝金属層の裏 面側に設けられた上記第1PHS層と、該第1PHS層 の裏面側及び側面側に設けられ、上記半導体チップの側 而より外側に突出した上記第2PHS層とを備え、上記 第2PHS層の外周部分の高さは、上記第2PHS層の 中央部分の高さより上記第1PHS層の厚さと上記第2 構内金属層をその内面に有する上記第2チップ分離構の 深さを合わせた分だけ高いので、第1溝内金属層の厚さ を1μm以下と薄くすることが可能であり、半導体基板 表面周縁領域における金属の突起の形成がなく、これに よる半導体基板におけるクラックの発生が防止できる。 さらに、第2PHS層の裏面は、チップ分離溝領域では 窪んでいる。従って、チップ分離構領域の金属層を切断 する際に発生する第2PHS層のバリを上記の窪み内に 納めることが可能となる。すなわち、この半導体装置に おいて、上記PHS層のバリは半導体チップ直下のPH S層の裏面より突出することはない。従って、この半導 体装置を後にチップキャリアに実装する工程において、 PHS層とチップキャリアとの密着性を良好なものとす ることができる。これにより、良好な放熱性を有し、信 頼性の高い半導体装置を得ることができる。さらに、第 2 PHS層の半導体基板表面側に存在する第2溝内金属 層が、PHS層を構成する金属より硬い金属からなるも のであるから、チップ分離溝領域の金属層を切断する際 に、PHS層の切断面に発生する半導体基板表面側への カエリを抑制することができる。

【0106】この発明(請求項24)に係る半導体装置 によれば、複数の半導体素子が形成されている半導体基 板の表面に第1のチップ分離溝を、該第1チップ分離溝 の内面に第1の溝内金属層を形成し、上記半導体基板の 裏面を研磨または薄板化加工し、その厚さを所定の厚さ とし、上記第1チップ分離溝に対応する上記半導体基板 の裏面側の領域以外の領域に放熱のための金属層である PHS層を形成した後、該PHS層をマスクとして、上 記半導体基板を裏面側から上記第1溝内金属層の底面が 露出するまでエッチングすることにより第2のチップ分 離溝を形成し、上記第2チップ分離溝内及び該第2チッ プ分離溝領域の上記PHS層間にセラミックペーストを 充填した後、上記セラミックペーストを熱処理によりキ ュアしてセラミック層を形成し、上記第1チップ分離溝 内において上記第1溝内金属層及び上記セラミック層を 切断することにより作製されてなり、1つの上記半導体 チップと、その裏面側に設けられた上記PHS層と、該 PHS層の側面全周に突出して設けられた上記セラミッ ク層とを備えたので、第1溝内金属層に機械的強度を持 たせる必要がない。従って、第1溝内金属層の厚さを1 μm以下と薄くすることが可能であり、これによって半 導体基板表面の周縁領域において前述のメッキ突起のよ

突起に起因するガラス板貼り付け時の半導体基板のクラック発生も防止できる。また、半導体基板裏面側のチップ分離溝領域には、上記のようにセラミック層が形成されているから、この領域の金属層及びセラミック層を切断する工程において、このセラミック層にはバリは発生しないため、上記切断工程後に得られる半導体装置を後にチップキャリアに実装する工程において、PHS層とチップキャリアとの密着性を良好なものとすることができる。従って、良好な放熱性を有し、信頼性の高い半導体装置を得ることができる。

【0107】この発明(請求項25)に係る半導体装置 によれば、半導体基板上にエッチングストップ層とエピ タキシャル成長層が積層されており、複数の半導体素子 が形成されている上記エピタキシャル層の表面にチップ 分離溝を上記エッチングストップ層が露出して自動的に 停止するエッチングにより形成した後、該チップ分離溝 の内面に溝内金属層を形成し、上記半導体基板を上記エ ッチングストップ層が露出して自動的に停止するエッチ ングにより除去した後、上記エッチングストップ層を除 去して、上記エピタキシャル成長層の裏面に上記溝内金 20 属層の底面を露出させ、上記エピタキシャル成長層の裏 面の全面に放熱のための金属層であるPHS層を形成し た後、上記チップ分離溝内において上記溝内金属層及び 上記PHS層を切断することにより作製されてなり、1 つの上記半導体チップと、その裏面側に、上記半導体チ ップの側面より外側に突出して設けられた上記PHS層 とを備えたので、溝内金属層に機械的強度を持たせる必 要がない。従って、溝内金属層の厚さを1μm以下と薄 くすることが可能であり、これによって半導体基板表面 の周縁領域において前述のメッキ突起のような厚い金属 30 の突起が形成されることはなくなり、この突起に起因す るガラス板貼り付け時の半導体基板のクラック発生も防 止できる。

[0108]

【図面の簡単な説明】

【図1】 この発明の第1の実施例による半導体装置の 製造方法を示す断面図である。

【図2】 この発明の第1の実施例による半導体装置を示す断面図である。

【図3】 この発明の第2の実施例による半導体装置の 40 製造方法を示す断面図である。

【図4】 この発明の第2の実施例による半導体装置を示す断面図である。

【図5】 この発明の第3及び第5の実施例による半導体装置の製造方法を示す断面図である。

【図6】 この発明の第4及び第5の実施例による半導体装置の製造方法を示す断面図である。

【図7】 この発明の第3ないし第5の実施例による半¹ 導体装置を示す断面図である。

【図8】 この発明の第6の実施例による半導体装置の 50

製造方法を示す断面図である。

【図9】 この発明の第7の実施例による半導体装置の 製造方法を示す断面図である。

68

【図10】 この発明の第7の実施例による半導体装置を示す断面図である。

【図11】 この発明の第8の実施例による半導体装置の製造方法を示す断面図である。

【図12】 この発明の第8の実施例による半導体装置を示す断面図である。

10 【図13】 この発明の第9の実施例による半導体装置の製造方法を示す断面図である。

【図14】 この発明の第9の実施例による半導体装置を示す断面図である。

【図15】 この発明の第10の実施例による半導体装置の製造方法を示す断面図である。

【図16】 この発明の第10の実施例による半導体装置を示す断面図である。

【図17】 半導体基板の表面側からのみチップ分離溝を形成する従来の半導体装置の製造方法を示す断面図である。

【図18】 半導体基板の表面側からのみチップ分離溝を形成する従来の半導体装置の製造方法において発生するメッキ突起によるクラックを示す断面図である。


【図19】 半導体基板の表面側からのみチップ分離溝を形成する従来の半導体装置の製造方法において発生する溝内金属層及びメッキ層の破れを示す断面図である。


【図20】 半導体基板の表面側及び裏面側の双方から チップ分離溝を形成する従来の半導体装置の製造方法を 示す断面図である。

0 【符号の説明】


1 半導体基板 (半導体チップ) 、1 a エピタキシャ ル成長層、1b エッチングストップ層、1c クラッ ク、2 第1のチップ分離溝、3 フォトレジストマス ク下のアンダーエッチ、4,44,88 フォトレジス ト、5 第1の溝内金属層、5a チップ分離溝Au 層、5b チップ分離溝Pd層、5c チップ分離溝T ラス板、8 フォトレジスト、9 第2の溝内金属層、 10 PHS層、10a PHS層の第1の窪み、10 b PHS層の第2の窪み、10c PHS層のパリ、 11 給電層、13, 114 緩衝金属層、15 硬質 金属層、16 セラミックペースト、22 第2のチッ プ分離溝、51 第1のチップ分離溝メッキ層、52 第2のチップ分離溝メッキ層、52a メッキ層のバ リ、55 メッキ層、55a メッキ層の破れ、100 第1のPHS層、101 第2のPHS層、111


第1のPHS層、101 第2のPHS層、111 第1の給電層、112 第2の給電層、113 メッキ 金属層、116 セラミック層、200 表面保護膜、 300 ダイシングテープ、555 メッキ突起。






5 5 116:セラミック層







(39)







1a:エピタキシャル成長層 1b:エッチングストップ層










[図17]





44:フォトレジスト 55:メッキ層





【図20】

